# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-168491

(P2001 - 168491A)

(43)公開日 平成13年6月22日(2001.6.22)

| (51) Int.Cl. <sup>7</sup> |      | 識別記号 |      | FΙ  |          |    | Ť        | -7]-ド(参考) |
|---------------------------|------|------|------|-----|----------|----|----------|-----------|
| H05K                      | 1/16 |      |      | H0  | 5 K 1/16 |    | Α        | 4E351     |
|                           | 1/11 |      |      |     | 1/11     |    | N        | 5 E 3 1 7 |
|                           | 3/40 |      |      |     | 3/40     |    | K        | 5 E 3 4 6 |
|                           | 3/46 |      |      |     | 3/46     |    | N        |           |
|                           |      |      |      | •   |          |    | Q        |           |
|                           |      |      | 審査請求 | 未蔚求 | 請求項の数13  | OL | (全 17 頁) | 最終頁に続く    |

(21)出願番号

特顏平11-350500

(22)出願日

平成11年12月9日(1999.12.9)

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 加藤 秀樹

東京都府中市東芝町1番地 株式会社東芝

府中工場内

(74)代理人 100077849

弁理士 須山 佐一


最終頁に続く

## (54) 【発明の名称】 プリント配線基板、及びプリント配線基板の製造方法

#### (57)【要約】

【課題】 できるだけ少ない製造工程で集積度が高く、 部品実装時のデザインの幅が広くとれる多層板を製造す ることのできるプリント配線基板の製造方法およびその ようなプリント配線基板を提供する。

【解決手段】 導電性組成物で形成された略円錐形の導体バンプ群2,2,…を多層板7aの厚さ方向に圧入することにより多層板7aの上下各面の配線層1aと配線層5aとの層間接続を形成する導体バンプ貫通法による多層板の製造方法において、導体バンプ群2,2,…を突き当てる側の導体板5上に予め誘電性組成物又は抵抗性組成物を塗布した後に乾燥させて受動素子部材6を形成しておき、導体バンプ群2,2,…を突き当てたときに所定の隣接する導体バンプ2a,2b間の隙間に受動素子部材を介揮させる。これら導体バンプ2a,2bが受動素子部材6の両端付近で接触することによりコンデンサーCや抵抗Rなどの受動素子を多層板7aの内部に形成する。



## 【特許請求の範囲】

【請求項1】 絶縁性基材と、

前記絶縁性基材の両面にそれぞれ配設された第1の配線 層及び第2の配線層と、

前記絶縁性基材の厚さ方向に貫通して形成され、前記第 1の配線層と第2の配線層とを層間接続する導体バンプ 群と、

前記第1の配線層と前記第2の配線層との間に埋設され、前記導体バンプとの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、 を具備するプリント配線基板。

【請求項2】 第1の導体板上に略円錐形の導体バンプ 群を形成する工程と、

前記導体バンプ群上に絶縁性基材を載置する工程と、 前記第1の導体板と前記絶縁性基材とをプレスして前記 導体バンプ群を前記絶縁性基材に貫通させる工程と、

第2の導体板上に誘電性組成物又は抵抗性組成物を塗布 して受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とを、前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と

前記第1の導体板と前記第2の導体板とを前記導体バン プ群のうちの少なくとも二つが前記受動素子部材と接す るようにプレスして前記導体バンプ群の少なくとも二つ の間で受動素子を形成する工程と、

前記第1の導体板と前記第2の導体板とをパターニング してそれぞれ第1の配線層と第2の配線層とを形成する 工程と、

を具備するプリント配線基板の製造方法。

【請求項3】 第1の導体板上に略円錐形の導体バンプ 群を形成する工程と、

前記導体バンプ群上に絶縁性基材を載置する工程と、

前記第1の導体板と前記絶縁性基材とをプレスして前記 導体バンプ群を前記絶縁性基材に貫通させる工程と、

第2の導体板上の、前記導体バンプが当接する部分と前 記導体バンプが当接する部分との間に誘電性組成物又は 抵抗性組成物を塗布して、受動素子部材を形成する工程 と、

前記第1の導体板と前記第2の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、

前記第1の導体板と前記第2の導体板とをプレスして前記導体バンプ群を前記第2の導体板に当接させ、それにより前記導体バンプと前記受動素子部材との間で受動素子を形成する工程と、

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、

を具備するプリント配線基板の製造方法。

【請求項4】 絶縁性基材と、

前記絶縁性基材の両面にそれぞれ配設された第1の配線 層及び第2の配線層と、

前記絶縁性基材の厚さ方向に形成され、前記第1の配線 層と第2の配線層とを層間接続する導体バンプ群と、

前記導体バンプ群の少なくとも二つの導体バンプの間に わたって配設され、前記二つの導体バンプとの間で受動 素子を形成する誘電性組成物又は抵抗性組成物からなる 受動素子部材と、

を具備するプリント配線基板。

【請求項5】 第1の導体板上に略円錐形の第1の導体 バンプ群を形成する工程と、

前記第1の導体バンプ群上に第1の絶縁性基材を載置する工程と、

前記第1の導体板と前記第1の絶縁性基材とをプレスして前記第1の導体バンプ群を前記第1の絶縁性基材に貫通させる工程と、

第2の導体板上の、前記第1の導体バンプが当接する部分の隙間に誘電性組成物又は抵抗性組成物を塗布して、 第1の受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とをプレスして前記第1の導体バンプ群を前記第2の導体板に当接させ、 それにより前記第1の導体バンプと前記第1の受動素子 部材との間で第1の受動素子を形成する工程と、

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成し、第1の積層体を得る工程と、

前記第1の配線層上の、第2の導体バンプが当接する部分の隙間に第2の誘電性組成物又は抵抗性組成物を塗布して、第2の受動素子部材を形成する工程と、

第3の導体板上に略円錐形の第2の導体バンプ群を形成 する工程と、

前記第2の導体バンプ群上に第2の絶縁性基材を載置する工程と、

前記第3の導体板と前記第2の絶縁性基材とをプレスして前記第2の導体バンプ群を前記第2の絶縁性基材に貫通させる工程と、

前記第1の積層体と前記第3の導体板とを、前記第2の 受動素子部材と前記第2の導体バンプ群とを対向させて 載置する工程と、

前記第1の積層体と前記第3の導体板とをプレスして前記第2の導体バンプ群を前記第1の配線層に当接させ、 それにより前記第2の導体バンプと前記第2の受動素子 部材との間で第2の受動素子を形成する工程と、

前記第3の導体板をパターニングして第3の配線層を形成する工程と、

を具備するプリント配線基板の製造方法。

【請求項6】 第1の絶縁性基材と、

前記第1の絶縁性基材の第1の面に配設された第1の配 線層と、

前記第1の絶縁性基材の第2の面に配設された第2の配 線層と、

前記第1の絶縁性基材の厚さ方向に貫通して形成され、 前記第1の配線層と前記第2の配線層とを接続する第1 の導体バンプ群と、

前記第1の導体バンプ群の少なくとも二つの導体バンプ の間にわたって配設され、前記二つの導体バンプ間で第 1の受動素子を形成する誘電性組成物又は抵抗性組成物 からなる第1の受動素子部材と、

前記第1の配線層を介して前記第1の絶縁性基材の第1 の面に積層された第2の絶縁性基材と、

前記第2の絶縁性基材の、前記第1の配線層と反対側の 面に配設された第3の配線層と、

前記第2の絶縁性基材の厚さ方向に貫通して形成され、 前記第1の配線層と前記第3の配線層とを層間接続する 第2の導体バンプ群と、

前記第2の導体バンプ群の少なくとも二つの導体バンプ の間にわたって配設され、前記二つの導体バンプとの間 で第2の受動素子を形成する誘電性組成物又は抵抗性組 成物からなる第2の受動素子部材と、

を具備することを特徴とするプリント配線基板。

【請求項7】 第1の導体板上に略円錐形の導体バンプ 群を形成する工程と、

前記導体バンプ群上に絶縁性基材を載置する工程と、

前記第1の導体板と前記絶縁性基材とをプレスして前記 導体バンプ群を前記絶縁性基材に貫通させる工程と、

第2の導体板上の、前記導体バンプが当接する部分の周辺に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とを、前記導体バンプ群と前記受動素子部材とを対向させて載置する工程

前記第1の導体板と前記第2の導体板とを前記絶縁性基材を介してプレスして一部の前記導体バンプ群を前記前記第2の導体板に当接させるとともに他の一部の前記導体バンプ群を前記受動素子部材に当接させ、それにより前記導体バンプ群、前記受動素子部材、及び前記第2の導体板との間で受動素子を形成する工程と、

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、

を具備するプリント配線基板の製造方法。

【請求項8】 絶縁性基材と、

前記絶縁性基材の両面にそれぞれ配設された第1の配線 層及び第2の配線層と、

前記絶縁性基材の厚さ方向に貫通して形成され、前記第 1の配線層と第2の配線層とを接続する第1の導体バン プ群と、 前記絶縁性基材と前記第1の配線層又は前記第2の配線層との間に埋設され、誘電性組成物又は抵抗性組成物からなる受動素子部材と、

前記絶縁性基材の厚さ方向に貫通して形成され、前記第 1の配線層又は第2の配線層と前記受動素子部材との間 で受動素子を形成する第2の導体バンプ群と、を具備す るプリント配線基板。

【請求項9】 請求項8記載のプリント配線基板であって、前記受動素子部材が、前記第2の導体バンプ群の先端側と前記第1の配線層又は第2の配線層との間に介挿されていることを特徴するプリント配線基板。

【請求項10】 請求項8記載のプリント配線基板であって、前記受動素子部材が、前記第2の導体バンプ群の底面側と前記第1の配線層又は第2の配線層との間に介揮されていることを特徴するプリント配線基板。

【請求項11】 第1の導体板上に略円錐形の導体バンプ群を形成する工程と、

前記導体バンプ群上に絶縁性基材を載置する工程と、

前記第1の導体板と前記絶縁性基材とをプレスして前記 導体バンプ群を前記絶縁性基材に貫通させる工程と、

第2の導体板上の、前記導体バンプ群のうちの一部の導体バンプが当接する部分に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、

前記第1の導体板と前記第2の導体板とをプレスして前 記導体バンプ群を前記第2の導体板に当接させ、それに より前記一部の導体バンプと前記受動素子部材との間で 受動素子を形成する工程と、

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、

を具備するプリント配線基板の製造方法。

【請求項12】 第1の導体板の一部に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、

前記第1の導体板上及び前記受動素子部材上に略円錐形 の導体バンプ群を形成する工程と、

前記導体バンプ群上に絶縁性基材と、更にその上に第2 の導体板とを載置する工程と、

前記第1の導体板と前記第2の導体板とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させると同時に前記第1の導体板、前記受動素子部材、及び前記導体バンプ群の一部との間で受動素子を形成する工程と、

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、

を具備するプリント配線基板の製造方法。

【請求項13】 絶縁性基材と、

前記絶縁性基材の両面にそれぞれ配設された第1の配線 層及び第2の配線層と、

誘電性組成物又は抵抗性組成物からなり、前記絶縁性基 材の厚さ方向に前記第1の配線層と第2の配線層とを層 間接続し、前記第1の配線層及び第2の配線層との間で 受動素子を形成するバンプと、

を具備するプリント配線基板。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、プリント配線基板 に係り、更に詳細には、複数の配線層間の電気的な導通 が形成された多層板、及びそのような多層板の製造方法 に関する。

## [0002]

【従来の技術】従来より、複数の絶縁性基材が積層された基板間に複数の配線層が介挿された、いわゆる多層板では、層間接続する方法として導電性ビアやスルホールメッキ層などの導電性部材を基板の厚さ方向に埋設する方法が知られている。

【0003】その中でも、印刷技術を用いる導体バンプ 貫通法は製造工程の点から着目されている。図39は導体バンプ貫通法の製造工程を示した垂直断面図である。 この導体バンプ貫通法では、銅箔などの導体板101の 上に印刷技術により銀ペーストなどの導電性組成物を用いて略円錐形の導体バンプ群102,102,…を形成し、この導体バンプ群102,102,…の上に絶縁性基材プリプレグ103と、更にその上に別の導体板104を重ね、この状態でローラープレスなどによりプレスして導体バンプ群102,102,…を絶縁性基材プリプレグ103に貫通させると同時に導体バンプ群102,102,…の先端側を導体板104に当接させることにより前記導体板101と導体板104との間で層間接続を形成する。

【0004】この多層板に各種素子を実装するには多層板の最外層である導体板101又は104上に最外層としての配線層101a,104aをそれぞれ形成し、この最外側の配線層に素子を固定したり、結線する。

【0005】そのため、多層板の最外側の表面は平坦であることが望ましく、表面が平坦な多層板が形成できる点で導体バンプ貫通法は導電性ビアを形成する方法やスルーホールメッキ層などを形成する方法に比べて有利である。

【0006】ところで、携帯電話や各種情報端末装置の 小型軽量化に伴い、ますます半導体部品の小型化が望ま れており、それには更なる半導体部品の集積度の向上が 必須である。

## [0007]

【発明が解決しようとする課題】しかし、上記従来のような半導体部品を最外層に実装する多層板では多層板の 面積自体が小型化される傾向にあるため、集積度の向上 にも自ずと限界がある。

【0008】そのため、半導体部品の一部を多層板の内部に埋め込む方法が提案されている。例えば、特開平5-343855号公報や特開平9-214090号公報などには抵抗体などの受動素子を多層板の厚さ方向に穿孔した貫通孔内に埋め込む方法が開示されている。

【0009】しかし、これらの方法では、受動素子を埋め込むための貫通孔を穿孔する工程とその貫通孔内に受動素子前駆体を充填する工程が必要となるため、全体の工数が多く、かえって手間がかかるために製造コスト的に採算が取れない、という問題がある。

【0010】本発明は上記従来の問題を解決するためになされた発明である。即ち、本発明は、できるだけ少ない製造工程で集積度が高く、部品実装時のデザインの幅が広くとれる多層板を製造することのできるプリント配線基板の製造方法およびそのようなプリント配線基板を提供することを目的とする。

#### [0011]

【課題を解決するための手段】本発明のプリント配線基板の製造方法は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第1の配線層及び第2の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層と第2の配線層とを接続する導体バンプ群と、前記第1の配線層と前記第2の配線層との間に複数の前記導体バンプと接して埋設され、前記複数の導体バンプの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、を具備する。

【0012】上記プリント配線基板は以下の方法により製造される。

【0013】即ち、本発明のプリン配線基板製造方法は、第1の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第1の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第2の導体板上に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、前記第1の導体板と前記第2の導体板とを、前記導体バンプ群の 記受動素子部材とを対向させて載置する工程と、前記第1の導体板と前記第2の導体板とを前記導体バンプ群の うちの少なくとも二つが前記受動素子部材と接するようにプレスして前記導体バンプ群のうちの少なくとも二つの間で受動素子を形成する工程と、前記第1の導体板と 前記第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、を具備する

【0014】上記プリント配線基板及びその製造方法において、前記受動素子部材は前記導体バンプと導体バンプとの間に配設されていてもよく、前記導体バンプと前記導体板との間に配設されていてもよく、更に導体バンプの先端側と前記導体板との間に配設されていてもよ

く、また、導体バンプの底面側と前記導体板との間に配 設されていてもよい。

【0015】本発明の他のプリント配線基板製造方法 は、第1の導体板上に略円錐形の導体バンプ群を形成す る工程と、前記導体バンプ群上に絶縁性基材を載置する 工程と、前記第1の導体板と前記絶縁性基材とをプレス して前記導体バンプ群を前記絶縁性基材に貫通させる工 程と、第2の導体板上の、前記導体バンプが当接する部 分と前記導体バンプが当接する部分との間に誘電性組成 物又は抵抗性組成物を塗布して受動素子部材を形成する 工程と、前記第1の導体板と前記第2の導体板とを、前 記導体バンプ群と前記受動素子部材とが対向する向きに **載置する工程と、前記第1の導体板と前記第2の導体板** とをプレスして前記導体バンプ群を前記第2の導体板に 当接させ、それにより前記導体バンプと前記受動素子部 材との間で受動素子を形成する工程と、前記第1の導体 板及び第2の導体板とをパターニングしてそれぞれ第1 の配線層と第2の配線層とを形成する工程と、を具備す る。

【0016】このプリント配線基板製造方法により、以下のプリント配線基板が得られる。即ち本発明の他のプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第1の配線層及び第2の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層と第2の配線層とを層間接続する導体バンプ群と、前記導体バンプ群の少なくとも二つの導体バンプでの間にわたって配設され、前記二つの導体バンプとの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、を具備する。

【0017】本発明の更に別のプリント配線基板製造方 法は、第1の導体板上に略円錐形の第1の導体バンプ群 を形成する工程と、前記第1の導体バンプ群上に第1の 絶縁性基材を載置する工程と、前記第1の導体板と前記 第1の絶縁性基材とをプレスして前記第1の導体バンプ 群を前記第1の絶縁性基材に貫通させる工程と、第2の 導体板上の、前記第1の導体バンプが当接する部分の隙 間に誘電性組成物又は抵抗性組成物を塗布して第1の受 動素子部材を形成する工程と、前記第1の導体板と前記 第2の導体板とを、前記第1の導体バンプ群と前記第1 の受動素子部材とを対向させて載置する工程と、前記第 1の導体板と前記第2の導体板とをプレスして前記第1 の導体バンプ群を前記第2の導体板に当接させ、それに より前記第1の導体バンプと前記第1の受動素子部材と の間で第1の受動素子を形成する工程と、前記第1の導 体板及び第2の導体板とをパターニングしてそれぞれ第 1の配線層と第2の配線層とを形成し、第1の積層体を 得る工程と、前記第1の配線層上の、第2の導体バンプ が当接する部分の隙間に第2の誘電性組成物又は抵抗性 組成物を塗布して第2の受動素子部材を形成する工程 と、第3の導体板上に略円錐形の第2の導体バンプ群を

形成する工程と、前記第2の導体バンプ群上に第2の絶縁性基材を載置する工程と、前記第3の導体板と前記第2の絶縁性基材とをプレスして前記第2の導体バンプ群を前記第2の絶縁性基材に貫通させる工程と、前記第1の積層体と前記第3の導体板とを、前記第2の受動素子部材と前記第1の積層体と前記第3の導体板とをプレスして前記第2の導体バンプ群を前記第1の配線層に当接させ、それにより前記第2の導体バンプと前記第2の受動素子部材との間で第2の受動素子を形成する工程と、前記第3の導体板をパターニングして第3の配線層を形成する工程と、を具備する。

【0018】上記方法により、下記のプリント配線基板 が得られる。即ち、本発明の更に別のプリント配線基板 は、第1の絶縁性基材と、前記第1の絶縁性基材の第1 の面に配設された第1の配線層と、前記第1の絶縁性基 材の第2の面に配設された第2の配線層と、前記第1の 絶縁性基材の厚さ方向に貫通して形成され、前記第1の 配線層と前記第2の配線層とを接続する第1の導体バン プ群と、前記第1の導体バンプ群の少なくとも二つの導 体バンプの間にわたって配設され、前記二つの導体バン プとの間で第1の受動素子を形成する誘電性組成物又は 抵抗性組成物からなる第1の受動素子部材と、前記第1 の配線層を介して前記第1の絶縁性基材の第1の面に積 層された第2の絶縁性基材と、前記第2の絶縁性基材 の、前記第1の配線層と反対側の面に配設された第3の 配線層と、前記第2の絶縁性基材の厚さ方向に貫通して 形成され、前記第1の配線層と前記第3の配線層とを接 続する略円錐形の第2の導体バンプ群と、前記第2の導 体バンプ群の少なくとも二つの導体バンプの間にわたっ て配設され、前記二つの導体バンプとの間で第2の受動 素子を形成する誘電性組成物又は抵抗性組成物からなる 第2の受動素子部材と、を具備する。

【0019】上記プリント配線基板及びその製造方法において、前記第1の受動素子と第2の受動素子とは同種類の素子でもよいし、別種類の素子でもよい。

【0020】本発明の更にもうひとつのプリント配線基板製造方法は、第1の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第1の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第2の導体板上の、前記導体バンプが当接する部分の周辺に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、前記第1の導体板と前記第2の導体板とを前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と、前記第1の導体板と前記第2の導体板とを前記絶縁性基材を介してプレスして一部の前記導体バンプ群を前記的記第2の導体板に当接させるとともに他の一部の前記導体バンプ群を前記受動素子部材の表面に当接させ、それにより前記

導体バンプ群、前記受動素子部材、及び前記第2の導体 板との間で受動素子を形成する工程と、前記第1の導体 板及び第2の導体板とをパターニングしてそれぞれ第1 の配線層と第2の配線層とを形成する工程と、を具備す る。

【0021】この方法により、下記のプリント配線基板が得られる。即ち、本発明の更にもう一つのプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第1の配線層及び第2の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層と第2の配線層とを接続する第1の導体バンプ群と、前記絶縁性基材と前記第1の配線層又は前記第2の配線層との間に埋設され、誘電性組成物又は抵抗性組成物からなる受動素子部材と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層又は第2の配線層と前記受動素子部材との間で受動素子を形成する第2の導体バンプ群と、を具備する。

【0022】上記プリント配線基板において、前記受動素子部材は、前記第2の導体バンプ群の先端側と前記第 1の配線層又は第2の配線層との間に介挿されていて良い。

【0023】また、上記プリント配線基板において、前記受動素子部材は、前記第2の導体バンプ群の底面側と前記第1の配線層又は第2の配線層との間に介挿されていても良い。

【0024】本発明の更に他のプリント配線基板製造方 法は、第1の導体板上に略円錐形の導体バンプ群を形成 する工程と、前記導体バンプ群上に絶縁性基材を載置す る工程と、前記第1の導体板と前記絶縁性基材とをプレ スして前記導体バンプ群を前記絶縁性基材に貫通させる 工程と、第2の導体板上の、前記導体バンプ群のうちの 一部の導体バンプが当接する部分に誘電性組成物又は抵 抗性組成物を塗布して、受動素子部材を形成する工程 と、前記第1の導体板と前記第2の導体板とを、前記導 体バンプ群と前記受動素子部材とが対向する向きに載置 する工程と、前記第1の導体板と前記第2の導体板とを プレスして前記導体バンプ群を前記第2の導体板に当接 させ、それにより前記一部の導体バンプと前記受動素子 部材との間で受動素子を形成する工程と、前記第1の導 体板及び第2の導体板とをパターニングしてそれぞれ第 1の配線層と第2の配線層とを形成する工程と、を具備

【0025】この方法により、下記のプリント配線基板が得られる。即ち、本発明の更に他のプリント配線基板は、第1の導体板の一部に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、前記第1の導体板上及び前記受動素子部材上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材と、更にその上に第2の導体板とを載置する工程と、前記第1の導体板と前記第2の導体板とをプレスし

て前記導体バンプ群を前記絶縁性基材に貫通させると同時に前記第1の導体板、前記受動素子部材、及び前記導体バンプ群の一部との間で受動素子を形成する工程と、前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、を具備する。

【0026】本発明の更に他のもう一つのプリント配線 基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第1の配線層及び第2の配線層と、誘電性 組成物又は抵抗性組成物からなり、前記絶縁性基材の厚 さ方向に前記第1の配線層と第2の配線層とを層間接続 し、前記第1の配線層及び第2の配線層との間で受動素 子を形成するバンプと、を具備する。

【0027】このプリント配線基板は、例えば下記の方法により製造される。即ち、本発明の更に他のもう一つのプリント配線基板製造方法は、第1の導体板上に誘電性組成物又は抵抗性組成物を用いて略円錐形のバンプ群を形成する工程と、前記バンプ群上に絶縁性基材と、更にその上に第2の導体板とを載置する工程と、前記第1の導体板と前記第2の導体板とをプレスして前記バンプ群を前記絶縁性基材に貫通させると同時に前記第2の導体板に当接させ、それにより前記第1の導体板、前記バンプ、及び前記第2の導体板との間で受動素子を形成する工程と、前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、を具備する。

【0028】本発明では、導体バンプ貫通法による製造工程の途中で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填する手間が省ける。その結果、導体バンプ貫通法の製造工程に比べ、僅かな工程を追加するだけで受動素子を多層板内に形成することができ、製造工程数の増加を最小限に抑えることができる。

【0029】また、本発明では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。

#### [0030]

【発明の実施の形態】(第1の実施の形態)以下、本発明の発明の実施形態に係るプリント配線基板の製造方法について説明する。図1は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図2~図15は同プリント配線基板の製造方法の各工程を模式的に示した垂直断面図である。

【0031】図2に示したように、まず銀箔などの導体板1 (第1の導体板)の片面に印刷技術により銀ペーストなどの導電性組成物を用いて略円錐形の導体バンプ群2,2,…を形成する(ステップ1)。

【0032】次に図3に示すように、こうして形成した 導体バンプ群2、2、…の上に絶縁性基材としての絶縁 性基材プリプレグ(以下、絶縁性基材プリプレグを単に 「プリプレグ」という。)3を載置する(ステップ 2)。この状態で例えば表面が弾性材料で形成されたローラーの間を通過させるなどの方法により前記導体板1 とプリプレグ3とをプレスする(ステップ3)と、導体 バンプ群2、2、…がプリプレグ3を貫通して反対側に 突抜ける。それと同時に導体バンプ群2、2、…の先端 部分はローラーの弾性材料に押しつけられて丸まった形 になり、図4に示したような積層体4が得られる。

【0033】一方、前記積層体4とは別個に別の導体板 (第2の導体板)5を用意し、図5に示したようにこの 導体板5の一方の表面上に受動素子を形成する組成物を 例えば印刷技術を用いて塗布して(ステップ1')受動 素子部材6を形成する。この受動素子部材6を構成する 誘電性組成物や抵抗性組成物などの組成物としては、例 えば銀ペーストなどのように所定の電気的特性を備えた 粉状物や微粒子を樹脂とその溶剤に分散させたものが挙 げられる。この組成物を塗布して形成される受動素子部 材6は、塗布後乾燥することにより誘電体層や抵抗体層 を形成し、配線層を構成する導体板と組み合わされることにより、それぞれコンデンサーや抵抗として機能す る。

【0034】この受動素子部材を形成する位置としては、図6に示したような隣接する二つの導体バンプ2と 導体バンプ2との隙間が挙げられる。図6中点線で示した円は導体バンプ2の外形を示しており、大きい方の円は導体板5 に突き当てられた導体バンプ2の当接面を示している。【0035】なお、図6に示した位置の変形例として、図7に示したように隣接する二つの導体バンプ2、2を包含する長万形に塗布する方法や、図8に示したように隣接する二つの導体バンプ2、2を包含する長円形に塗布する方法、或いは図9に示すように隣接する二つの導体バンプ2、2の側面の内側の半分どうしと接するように半円形の切り欠き部分を備えた形状に塗布する方法などが挙げられる。

【0036】次に、誘電性組成物又は抵抗性組成物を塗布したら、乾燥して受動素子部材6を形成する(ステップ2')。こうして得た導体板5と積層体4とを、図10に示すように受動素子部材6と導体バンプ群2、2、…の先端とが対向する向きに裁置する(ステップ4)。この状態で例えばローラープレス間に通すことにより導体板5と積層体4とをプレスすると(ステップ5)、プリプレグ3の図10中上面に突き出た導体バンプ群2、

2,…の先端部分が導体板5表面に当接され、図11に示したように導体板1と5との間での層間接続が形成される。それと同時に受動素子部材6と隣接する二つの導体バンプ2a,2bの各側面の一部との間で接触が形成され、図11に示したような積層体7が形成される。

【0037】こうして得た積層体7の上下各面の導体板 1及び導体板5について、例えばエッチングを施すこと によりパターニングして、それぞれ配線パターン1a及 び配線パターン5aを形成し、上下二層の多層板7aが 形成される。

【0038】また、このパターニングにより受動素子部材6が接していた部分の導体板5が除去されることにより、導体バンプ2a,2b、導体バンプ2a,2bの頭部で接する配線層5a,5a、及び受動素子部材6とが組み合わさって一つの受動素子が形成される。

【0039】なお、受動素子部材6とこの受動素子部材6に接触して受動素子の端子の一部を構成する二つの導体バンプ2a,2bとの係合状態は図12に示したような導体バンプ2a,2bの各側面の内側どうしを接続させるような状態の他にもいくつかの変形例が考えられる。

【0040】例えば、図13に示したように受動素子部材6を完全に貫通した状態である。これは図7に示した配置の垂直断面に相当する。或いは、図14に示したように導体バンプ2a,2bの先端の一部、各内側が受動素子部材6の左右両端とそれぞれ接している場合である。

【0041】更に、図15に示したように、導体バンプ2a,2bの各先端が受動素子部材6を完全に貫通しておらず、受動素子部材6の途中で係止したようになっていてもよい

【0042】以上詳述したように、本実施形態によれば、導体バンプ群を用いて層間接続する多層板の製造過程で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、受動素子を埋設するだけのためにわざわざ貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填するといった作業が不要である。

【0043】その結果、導体バンプ貨通法の製造工程に対して、受動素子部材を形成するという工程を追加するだけで済み、追加の工程を最小限に留めながら受動素子を多層板内に形成することができる。

【0044】また、本実施形態では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。

【0045】以下、本実施形態に係る多層板を用いた半 導体パッケージと従来の多層板を用いた半導体パッケー ジの集積度の違いについて説明する。図16は従来の多 層板を用いた半導体パッケージの垂直断面図であり、図 17は本実施形態に係る多層板を用いた半導体パッケー ジの垂直断面図である。

【0046】従来の多層板では半導体チップ56と電源 線側配線層51aとを接続する際に抵抗RやコンデンサーCなどを介挿するには図16に示したように、電源線 側配線層51aに接続された配線層54aと半導体チップ56と接続された配線層54bとの間に抵抗やコンデンサーなどの受動素子55を接続しており、この受動素子55を接続するためのスペースが必要となる。そのため、集積度を上げるための障害となっていた。

【0047】一方、本実施形態の多層板では、抵抗やコンデンサーなどの受動素子を形成する受動素子部材60を絶縁性基材53内の導体バンプ52aと導体バンプ52bとの間に配設してあるので、図17に示したように半導体チップ56を配線層54bに接続するだけで、電源線側配線層51aと半導体チップ56との間に受動素子を介挿した配線を形成することができる。そのため、受動素子55を基板の上面に配設するためのスペースが不要になり、その分半導体パッケージを小型化でき、集積度を向上させることができる。

【0048】なお、本発明は上記実施形態の内容に限定されるものではない。

【0049】例えば、上記実施形態では受動素子部材は 隣接する二つの導体バンプの間にわたって配設されているが、一つの受動素子部材に三つ以上の導体バンプが接触していてもよい。また、上記実施形態では1枚の絶縁性基材の両面に配線層1a,5aが形成されたいわゆる 二層の配線層からなる多層板7aを例にして説明したが、本発明が三層以上の配線層からなる多層板にも使用できることはいうまでもない。

【0050】更に、本実施形態において、導体バンプを 貫通させるのに使用する絶縁性基材としては、ガラスク ロスやマット、有機合成繊維布やマット、或いは紙など の補強材で強化された合成樹脂系シートが挙げられる。 その厚さは20~400μm程度が好ましい。ここで、 合成樹脂としては、例えばボリカーボネート樹脂、ポリ スルホン樹脂、熱可塑性ポリイミド樹脂、ポリ4フッ化 エチレン6フッ化プロピレン樹脂、ポリエーテルエーテ ルケトン樹脂などの熱可塑性樹脂、エポキシ樹脂、ビス マレイミドトリアジン樹脂、ポリイミド樹脂、フェノー ル樹脂、ボリエステル樹脂、メラミン樹脂などの熱硬化 性樹脂、あるいはブタジエンゴム、ブチルゴム、天然ゴ ム、ネオプレンゴム、シリコーンゴムなどのゴム類が挙 げられる。

【0051】そして、前記略円錐形の導体バンプの形成は、導電性組成物で形成する場合、例えば比較的厚いメ

タルマスクを用いた印刷法で、アスペクト比の高い略円 錐形の導体バンプ群を形成できる。また、前記略円錐形 の導体バンプ群の高さは、一般的に、20~500μm 程度が可能である。

【0052】本発明において、略円錐形の導体バンプ群を導電性金属で形成する手段としては、例えば、銅箔などの支持基体面の所定位置に、金もしくは銅のボールを押し付け、しかる後に引き離すことにより先端が尖った略円錐形の導体(素子)群を形成できる。また予め、略円錐形の導体の形に対応する凹部を形成したプレートに溶融金属を注入し、略円錐形の導体バンプ群を形成することも可能である。更に他の手段として、支持フィルム面上に感光性レジストを厚めに塗布し、支持フィルム側から露光することにより先端が尖った台形の凹部を持った窪み群を形成した後、前記支持フィルムを除去し、この支持フィルム除去面に金属膜を張り、銅、金、銀、半田などをメッキして所定位置に微小な略円錐形の導体バンプ群を形成してもよい。

【0053】また、本発明において、前記略円錐形の導体バンプ群を支持する基体としては、離形性のあるフィルムあるいは金属箔などが挙げられ、この支持基体は1枚のシートであってもよく、パターン化されたものでもよく、その形状は特に限定されない。

【0054】更に本発明において、前記略円錐形の導体バンプを合成樹脂系シートに貫通させる手段として、例えば、略円錐形の導体バンプ群を形成した支持基体、及び合成樹脂系シートなどをロールから巻き戻しながら、加熱して樹脂分を柔らかくし、例えば、寸法や変形の少ない金属製、硬質な耐熱性樹脂製、もしくはセラミック製のローラと、合成樹脂側には加圧したとき弾性的に変形するローラ、例えば前記のようなゴム製のローラとの間を通過させることにより、略円錐形の導体バンプが貫通し、合成樹脂系シート表面に両端側が露出してなる多層板を連続的に製造することができる。

【0055】(第2の実施形態)以下、本発明の第2の 実施形態について説明する。なお、本実施形態以降の実 施形態のうち、先行する実施形態と重複する部分につい ては説明を省略する。

【0056】図18は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図19~図23は同製造方法の各工程を模式的に示した垂直断面図である。

【0057】本実施形態に係るプリント配線基板を製造するには、図18のステップ1a~6aに従って多層板7aを形成する。このステップ1a~6aは、上記第1の実施形態のステップ1~6と同じ内容であり、本実施形態のステップ1b~2bは、受動素子部材6を形成する組成物を「第1の組成物1」と命名した以外は上記第1の実施形態のステップ1'~2'と同じである。

【0058】ステップ1a~6a及びステップ1b~2

bを経て図19に示したような多層板7aが得られたら、この多層板7aの図中上面側に形成された配線層5bと配線層5cとにわたって、受動素子を形成する組成物2を例えば印刷技術を用いて塗布し(ステップ7a)、図20に示したような受動素子部材8(第1の受動素子部材)を形成する。

【0059】この第2の受動素子部材8は前記受動素子部材6と同じ性質の受動素子を形成するものであっても、異なる性質の受動素子を形成するものであってもよいが、同じ性質の受動素子は同一層上に形成することが製造工程上有利であるので、図20のように形成する層が異なる場合には異なる性質の受動素子を配設するのが好ましい。例えば、受動素子部材6が抵抗Rを構成する抵抗性組成物を塗布したものであれば、受動素子部材8はコンデンサーCを構成する誘電性組成物を塗布したものにするのが好ましい。

【0060】図20のように第2の組成物を塗布した ら、この第2の組成物を乾燥させて第2の受動素子部材 8を形成して(ステップ8a)、積層体7bを得る。

【0061】一方、積層体7 bとは別個に導体板11を用意し、この導体板11上に導体バンプ群12, 12, …を形成し(ステップ1c)、これにプリプレグ13を載置し(ステップ2c)、プレスして(ステップ3c)、図21のような積層体14を形成する。

【0062】次に先の積層体7bと積層体14とを、図21に示したように導体バンプ群12,12,…の先端側と第2の受動素子部材8とが対向する向きに載置し(ステップ9a)する。

【0063】しかる後にこの状態で積層体7bと積層体14とを例えばローラープレス間に通すことによりプレスして(ステップ10a)、導体バンプ群12,12,…の先端側を配線層5a~5bに当接させる。このとき、導体バンプ群12,12,…の一部(導体バンプ12aと12b)は第2の受動素子部材8を貫通してから配線層5b、5cに当接する。この第2の受動素子部材8を貫通することにより導体バンプ12aと12bとは受動素子部材8と接触して第2の受動素子を形成し、図22に示したような積層体15を形成する。

【0064】次いでこの積層体15の図中上面の導体板11について例えばエッチング処理を施すことによりパターニングして(ステップ11a)、配線層11aを形成することにより図23に示したような多層板16が得られる。

【0065】本実施形態では、種類の異なる二つの受動 素子を異なる絶縁性基材の中に埋設しているので、更に 集積度を向上させることができるという特有の効果が得 られる。

【0066】また、本実施形態では異なる種類の受動素 子部材を異なる絶縁性基材の層に形成しているので、同 一層上に2種類の組成物を塗り分ける手間が掛からない ので、追加される工数を最小限に抑えることができる。 【0067】(第3の実施形態)本実施形態では、第1の実施形態で用いた積層体4と同じ積層体4を用いる。 【0068】図24は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図25~図27は同製造方法の各工程を模式的に示した垂直断面図である。

【0069】本実施形態に係るプリント配線基板を製造するには、図24のステップ1d~3dの工程を行なうことにより図25に示したような積層体4を得る。この積層体4とは別個に別の導体板21を用意し、この導体板21の一方の面上の、導体バンプ2aを突き当てる位置に第1の組成物を例えば印刷技術を用いて塗布する(ステップ1e)。またこのとき、導体バンプ2bを突き当てる位置に第2の組成物を塗布してもよい。上記第1の組成物と第2の組成物とは同種類の受動素子を形成する組成物であってもよく、また異なる種類の受動素子を形成する組成物であってもよい。

【0070】導体板21上に第1の組成物と希望する場合には第2の組成物とを塗布後乾燥して(ステップ2e)、図25に示したような受動素子部材22と受動素子部材23とを形成する。

【0071】しかる後に導体板21と積層体4とを、図25に示したように導体バンプ群2a,2b,2,2,…の先端側と受動素子部材22,23とが対向する向きに載置する(ステップ4d)。この状態で導体板21と積層体4とを例えばローラープレス間に通すことによりプレスすると(ステップ5d)、導体バンプ2aが受動素子部材22の図中下面側に当接し、導体バンプ2bが受動素子部材23の図中下面側に当接すると同時に導体バンプ群2,2,…の先端側が導体板21に当接して図26に示したような導体板1と導体21との間で層間接続が形成された積層体24が得られる。

【0072】こうして得られた積層体24の上下の導体板1及び21について例えばエッチング処理を施すことによりパターニングして(ステップ6d)、それぞれ配線層1a及び配線層21aを形成することにより図27に示したような多層板25が得られる。

【0073】本実施形態によれば、導体バンプ2aや導体バンプ2bと導体板21との間で基板の厚さ方向に受動素子を形成しているので、配線層21aの図中水平方向の広がりが極めて小さい受動素子を基板内に形成することができる。したがって、配線層21a上には更に各種半導体素子を高密度で実装できるので、集積度を更に向上させることができる、という特有の効果が得られる。

【0074】なお、受動素子部材22と23とを同じ誘電性組成物又は抵抗性組成物を用いて形成してもよいことは言うまでもない。

【0075】(第4の実施形態)図28は本実施形態に

係るアリント配線基板の製造方法のフローを示したフローチャートであり、図29~図33は同製造方法の各工程を模式的に示した垂直断面図である。

【0076】本実施形態に係るプリント配線基板を製造するには、まず銅箔などの導体板31を用意し、この導体板31の上に例えば印刷技術を用いて誘電性組成物又は抵抗性組成物を塗布する(ステップ1f)。こうして誘電性組成物又は抵抗性組成物を塗布した導体板31を乾燥して(ステップ2f)、図29に示したような受動素子部材32,32が形成された導体板31Aを得る。

【0077】次に導体板31Aの受動素子32,32を 形成した面上に例えば印刷技術を用いて例えば銀ペース トなどの導電性組成物からなる略円錐形の導体バンプ群 33,33,…を形成して(ステップ3f)、図30に 示したような導体板31Bを得る。

【0078】このとき、受動素子部材32,32の上面上に導体バンプ33a,33aが形成される。

【0079】こうして得た導体板31Bの導体バンプ群33a,33a,33,…の上にプリプレグ34と更にその上に別の導体板35とを載置し(ステップ4f)、この状態で導体板31B、プリプレグ34、及び導体板35を例えばローラープレスの間に通すなどの方法によりプレスすると(ステップ5f)、導体バンプ群33a,33a,33,…がプリプレグ34を貫通し、導体バンプ群33a,33a,33,…の先端側が導体板35の下面側に当接して図32に示したような導体板31と導体板35との間が層間接続された積層体36が得られる。

【0080】こうして得た積層体36の上下各面の導体板31、35について例えばエッチング処理によりパターニングすると(ステップ6f)、図33に示したような多層板37が形成される。

【0081】本実施形態では、受動素子部材32を導体バンプ33の底面側に配設しているので、導体バンプ33との接続が確実となる。また、受動素子部材32の厚さが終始一定であるので、受動素子の能力を所期の値のものにすることが容易になるという特有の効果が得られる。

【0082】また、本実施形態によれば、導体バンプ33aと導体板31,33との間で基板の厚さ方向に受動素子を形成しているので、配線層31a,35aの図中水平方向の広がりが極めて小さい受動素子を基板内に形成することができる。したがって、配線層31a,35a上には更に各種半導体素子を高密度で実装できるので、集積度を更に向上させることができる、という効果が得られる。

【0083】(第5の実施形態)図34は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図35~図38は同製造方法の各工程を模式的に示した垂直断面図である。

【0084】本実施形態に係るプリント配線基板を製造するには、まず銅箔などの導体板41を用意し、この導体板41の上に例えば印刷技術により誘電性組成物又は抵抗性組成物などの所期の受動素子を形成する組成物を用いて略円錐形のバンプ群42,42,…を形成し(ステップ1g)、次いでこれらバンプ群42,42,…を乾燥して(ステップ2g)、図35に示したような導体板41Aを得る。

【0085】次に、図36に示したように導体板41のバンプ群42,42.…の上に絶縁性基材プリプレグ43と、更にその上に別の導体板44とを載置する(ステップ3g)。

【0086】しかる後にこの状態で導体板41A、プリプレグ43、及び導体板44を、例えばローラープレス間を通すなどの方法によりプレスすると(ステップ4g)、バンプ群42,42,…が絶縁性基材プリプレグ43に貫通すると同時にバンプ群42,42,…の先端側が導体板44に当接して図37に示したような前記導体板41と導体板44との間で層間接続が形成された積層体45が得られる。

【0087】こうして得られた積層体45の上下各面に 配設された導体板41,44に例えばエッチング処理を 施すなどの方法によりパターニングを行ない(ステップ 5g)、図38に示したような配線層41a,44aが それぞれ形成された多層板46が得られる。

【0088】本実施形態では、バンプ自体を誘電性組成物又は抵抗性組成物で構成しているので、多層板完成後はバンプ自身がコンデンサーCや抵抗Rなどの受動素子として機能する。そのため、更に集積度を向上させることができる。

【0089】上述した各実施形態に記載された基板内蔵抵抗(抵抗組成物の塗布・印刷により基板内に形成された抵抗)、基板内蔵コンデンサー(コンデンサー組成物の塗布・印刷により基板内に形成されたコンデンサー)はプリント配線基板上に形成される電気回路のいかなる抵抗、コンデンサーとしても使用可能であるが、特に電源端子、GND端子接続部に形成された場合には、その基板に実装する半導体装置の設計変更によって端子位置が変更される可能性が低く、特に有効である。

【0090】また、これらの端子に接続される受動素子は特性変動の許容範囲が広いため、本発明の実施は特に 有効である。

## [0091]

【発明の効果】本発明によれば、導体バンプ貫通法による製造工程の途中で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填する手間が省ける。その結果、導体バンプ貫通法の製造工程に比べ、僅かな工程を追加するだけで受動素子を多層板内に形成することができ、製造工程数の増加を最小限に抑

えることができる。

性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させるこ

【0092】また、本発明では、誘電性組成物又は抵抗

#### 【図面の簡単な説明】

とができる。

【図1】第1の実施形態に係るプリント配線基板の製造 方法のフローを示したフローチャートである。

【図2】第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

【図3】第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

【図4】第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

【図5】第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

【図6】第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

【図7】第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

【図8】第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

【図9】第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

【図10】第1の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図11】第1の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図12】第1の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図13】第1の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図14】第1の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図15】第1の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図16】従来の多層板を用いた半導体パッケージの垂 直断面図である。

【図17】第1の実施形態に係る多層板を用いた半導体 パッケージの垂直断面図である。

【図18】第2の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。

【図19】第2の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図20】第2の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図21】第2の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図22】第2の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図23】第2の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図24】第3の実施形態に係るプリント配線基板製造 方法のフローを示したフローチャートである。

【図25】第3の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図26】第3の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図27】第3の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図28】第4の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。

【図29】第4の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図30】第4の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図31】第4の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図32】第4の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図33】第4の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図34】第5の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。

【図35】第5の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図36】第5の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図37】第5の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図38】第5の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

【図39】従来のプリント配線基板の製造方法の工程を示した垂直断面図である。

## 【符号の説明】

3…プリプレグ(絶縁性基材)、

1 a…配線層(第1の配線層)、


5 a…配線層(第2の配線層)、


2…導体バンプ、

6…受動素子部材、


1…導体板(第1の導体板)、

5…導体板(第2の導体板)。







【図18】




【図24】



【図28】 【図31】





Fターム(参考) 4E351 AA01 BB03 BB05 BB22 BB26

BB30 BB31 BB46 BB49 CC12

CC21 DD04 DD05 DD52 DD54

EE01 GG20

5E317 AA24 BB12 BB14 BB25 CC22

CC25 CD36 GG17

5E346 AA06 AA12 AA13 AA14 AA15

AA22 AA32 AA35 AA43 BB01

BB16 BB20 CC21 CC25 DD02

DD07 DD09 DD12 DD32 EE02

EE06 EE07 EE09 EE31 FF24

FF45 HH25 HH32

1.

## Bibliographic Fields

JP2001168491A

## **Document Identity**

(19)【発行国】

日本国特許庁(JP)

(12)【公報種別】

公開特許公報(A)

(11)【公開番号】

特開2001-168491(P2001-168491

(43)【公開日】

平成13年6月22日(2001. 6. 22)

**Public Availability** 

(43)【公開日】

平成13年6月22日(2001. 6. 22)

**Technical** 

… (54)【発明の名称】

プリント配線基板、及びプリント配線基板の製造

(51)【国際特許分類第7版】

H05K 1/16

1/11

3/40

3/46

[FI]

H05K 1/16 A

1/11 N

3/40 K

3/46 N

Q

В

【請求項の数】

13

【出願形態】

OL

【全頁数】

17

(19) [Publication Office]

Japan Patent Office (JP)

(12) [Kind of Document]

Unexamined Patent Publication (A)

(11) [Publication Number of Unexamined Application]

Japan Unexamined Patent Publication 2001 - 168491 (P2001 -168491A)

(43) [Publication Date of Unexamined Application]

Heisei 13 year June 22 day (2001.6.22)

(43) [Publication Date of Unexamined Application]

Heisei 13 year June 22 day (2001.6.22)

(54) [Title of Invention]

MANUFACTURING METHOD OF PRINTED CIRCUIT BOARD, AND PRINTED CIRCUIT BOARD

(51) [International Patent Classification, 7th Edition]

H05K 1/16

1/11

3/40

3/46

[FI]

H05K 1/16 A

1/11 N

3/40 K

3/46 N

0

В

[Number of Claims]

[Form of Application]

OL

[Number of Pages in Document]

17

Page 1 Paterra Instant MT Machine Translation

| 【テーマコード(参考)】   | [Theme Code (For Reference)]   |  |  |  |  |  |
|--|--|--|--|--|--|--|
| 4E3515E3175E346  | 4 E3515E31 75E346  |  |  |  |  |  |
| 【F ターム(参考)】  |  |  |  |  |  |  |
| 4E351 AA01 BB03 BB05 BB22 BB26 BB30 BB31 BB46 BB49 CC12 CC21 DD04 DD05 DD52 DD54 EE01 GG20 5E317 AA24 BB12 BB14 BB25 CC22 CC25 CD36 GG17 5E346 AA06 AA12 AA13 AA14 AA15 AA22 AA32 AA35 AA43 BB01 BB16 BB20 CC21 CC25 DD02 DD07 DD09 DD12 DD32 EE02 EE06 EE07 EE09 EE31 FF24 FF45 HH25 HH32 | [F Term (For Reference)] 4 E351 AA01 BB03 BB05 BB22 BB26 BB30 BB31 BB46 BB49 CC12 CC21 DD04 DD05 DD52 DD54 EE01 GG20 5E31 7 AA24 BB12 BB14 BB25 CC22 CC25 CD 36 GG17 5E346 AA06 AA12 AA13 AA14 AA15 AA22 AA32 AA35 AA43 BB01 BB16 BB20 CC21 CC25 DD02 DD07 DD09 DD12 DD32 EE02 EE06 EE07 EE09 EE31 FF24 FF45 HH25 HH32 |  |  |  |  |  |
| Filing   |  |  |  |  |  |  |
| 【審査請求】   | [Request for Examination]  |  |  |  |  |  |
| 未請求  | Unrequested  |  |  |  |  |  |
| (21)【出願番号】   | (21) [Application Number]  |  |  |  |  |  |
| 特願平11-350500   | Japan Patent Application Hei 11 - 350500   |  |  |  |  |  |
| (22)【出願日】  | (22) [Application Date]  |  |  |  |  |  |
| 平成11年12月9日(1999, 12, 9)  | 1999 December 9 days (1999.12.9)   |  |  |  |  |  |
| Parties  | , (************************************  |  |  |  |  |  |
| Applicants   |  |  |  |  |  |  |
| (71)【出願人】  | (71) [Applicant]   |  |  |  |  |  |
| 【識別番号】   | [Identification Number]  |  |  |  |  |  |
| 000003078  | 000003078  |  |  |  |  |  |
| 【氏名又は名称】   | [Name]   |  |  |  |  |  |
| 株式会社東芝   | TOSHIBA CORPORATION (DB 69-054-3517)   |  |  |  |  |  |
| 【住所又は居所】   | [Address]  |  |  |  |  |  |
| 神奈川県川崎市幸区堀川町72番地   | Kanagawa Prefecture Kawasaki City Saiwai-ku<br>Horikawa-cho 72   |  |  |  |  |  |
| Inventors  |  |  |  |  |  |  |
| (72)【発明者】  | (72) [Inventor]  |  |  |  |  |  |
| 【氏名】   | [Name]   |  |  |  |  |  |
| 加藤 秀樹  | Kato Hideki  |  |  |  |  |  |
| 【住所又は居所】   | [Address]  |  |  |  |  |  |
| 東京都府中市東芝町1番地 株式会社東芝府<br>中工場内   | Inside of Tokyo Prefecture Fuchu city Toshibacho 1 Toshiba<br>Corporation (DB 69-054-3517) Fuchu Works   |  |  |  |  |  |
| Agents   |  |  |  |  |  |  |
| (74)【代理人】  | (74) [Attorney(s) Representing All Applicants]   |  |  |  |  |  |
| 【識別番号】   | [Identification Number]  |  |  |  |  |  |

Page 2 Paterra Instant MT Machine Translation

100077849

【弁理士】

【氏名又は名称】

須山 佐一

**Abstract** 

(57)【要約】

## 【課題】

できるだけ少ない製造工程で集積度が高く、部品実装時のデザインの幅が広くとれる多層板を製造することのできるプリント配線基板の製造方法およびそのようなプリント配線基板を提供する。

## 【解決手段]

導電性組成物で形成された略円錐形の導体バンプ群2,2,…を多層板7aの厚さ方向に圧入することにより多層板7aの上下各面の配線層1aと配線層5aとの層間接続を形成する導体バンプ貫通法による多層板の製造方法において、導体バンプ群2,2,…を突き当てる側の導体板5上に予め誘電性組成物又は抵抗性組成物を塗布した後に乾燥させて受動素子部材6を形成しておき、導体バンプ群2,2,…を突き当てたときに所定の隣接する導体バンプ2a,2b間の隙間に受動素子部材を介揮させる。

これら導体パンプ 2a,2b が受動素子部材 6 の両端付近で接触することによりコンデンサーC や抵抗 R などの受動素子を多層板 7a の内部に形成する。

100077849

[Patent Attorney]

[Name]

Suyama Saichi

## (57) [Abstract]


[Problems to be Solved by the Invention]

Just degree of integration is high with little production step where it is possible, the manufacturing method and that kind of printed circuit board of printed circuit board which can produce multilayer board where width of design at time of mounting parts comes off widelyare offered.

## [Means to Solve the Problems]

With conductor bump penetration method which forms interlayer connection of metallization layer 1a and metallization layer 5a of top and bottom each aspect of multilayer board 7a conductor bump group 2 of abbreviation conical shape which was formed with electrical conductivity composition and 2... by the pressure insertion making thickness direction of multilayer board 7a in manufacturing method of multilayer board, conductor bump group 2 and 2... it pierces and beforehand coating fabric after doing dielectric property composition or resistance composition, drying on conductor sheet 5 side whichis applied it forms passive element material 6, conductor bump group 2 and 2... piercesand when applying, predetermined it inserts passive element material in the gap between conductor bump 2a,2b which is adjacent.

capacitor C and resistor Ror other passive element are formed in internal of multilayer board 7a due to fact that these conductor bump 2a,2b contact with both ends vicinity of passive element material 6.



## Claims

## 【特許請求の範囲】

## 【請求項1】

絶縁性基材と、前記絶縁性基材の両面にそれ ぞれ配設された第 1 の配線層及び第 2 の配線 層と、

前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層と第2の配線層とを層間接続する導体パンプ群と、

前記第1の配線層と前記第2の配線層との間に 埋設され、前記導体バンプとの間で受動素子を 形成する誘電性組成物又は抵抗性組成物から なる受動素子部材と、

を具備するプリント配線基板。

## 【請求項2】

第 1 の導体板上に略円錐形の導体パンプ群を 形成する工程と、

前記導体パンプ群上に絶縁性基材を載置する 工程と、

## [Claim(s)]

## [Claim 1]

first metallization layer and second metallization layer which are arranged respectively in both surfaces of insulating property substrate and aforementioned insulating property substrate and,

Penetrating to thickness direction of aforementioned insulating property substrate, conductor bump groupwhich are formed, aforementioned first metallization layer and interlayer connection does the second metallization layer and,

passive element material which consists of dielectric property composition or resistance composition which the embedding makes between aforementioned first metallization layer and aforementioned second metallization layer, forms passive element between aforementioned conductor bump and,

printed circuit board. which is possessed

## [Claim 2]

step. which forms conductor bump group of abbreviation conical shape on the first conductor sheet

step. which mounts insulating property substrate on aforementioned conductor bump group

JP2001168491A 2001-6-22

前記第1の導体板と前記絶縁性基材とをプレス して前記導体バンプ群を前記絶縁性基材に貫 通させる工程と、

第2の導体板上に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とを、前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と、

前記第1の導体板と前記第2の導体板とを前記 導体パンプ群のうちの少なくとも二つが前記受 動素子部材と接するようにプレスして前記導体 パンプ群の少なくとも二つの間で受動素子を形 成する工程と、

前記第1の導体板と前記第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、

を具備するプリント配線基板の製造方法。

## 【請求項3】

第 1 の導体板上に略円錐形の導体パンプ群を 形成する工程と、

前記導体パンプ群上に絶縁性基材を載置する 工程と、

前記第1の導体板と前記絶縁性基材とをプレス して前記導体バンプ群を前記絶縁性基材に貫 通させる工程と、

第2の導体板上の、前記導体バンプが当接する 部分と前記導体バンプが当接する部分との間 に誘電性組成物又は抵抗性組成物を塗布し て、受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、

前記第1の導体板と前記第2の導体板とをプレスして前記導体パンプ群を前記第2の導体板に当接させ、それにより前記導体パンプと前記受動素子部材との間で受動素子を形成する工程と、

press doing aforementioned first conductor sheet and aforementioned insulating property substrate, step. which penetrates aforementioned conductor bump group to theaforementioned insulating property substrate

Coating fabric doing dielectric property composition or resistance composition on second conductor sheet, step, which forms passive element material

Aforementioned first conductor sheet and aforementioned second conductor sheet, theaforementioned conductor bump group and step, which opposing, mounts theaforementioned passive element material

In order at least for two among aforementioned conductor bump groupsto touch with aforementioned passive element material, press doing theaforementioned first conductor sheet and aforementioned second conductor sheet, step, whichforms passive element at least between two of aforementioned conductor bump group

patterning doing aforementioned first conductor sheet and aforementioned second conductor sheet ,respective first metallization layer and step。 which forms second metallization layer

manufacturing method. of printed circuit board which is possessed

## [Claim 3]

step. which forms conductor bump group of abbreviation conical shape on the first conductor sheet

step. which mounts insulating property substrate on aforementioned conductor bump group

press doing aforementioned first conductor sheet and aforementioned insulating property substrate, step. which penetrates aforementioned conductor bump group to theaforementioned insulating property substrate

Coating fabric doing dielectric property composition or resistance composition between portion towhich portion and aforementioned conductor bump to which, theaforementioned conductor bump on second conductor sheet contacts contact, step. whichforms passive element material

Aforementioned first conductor sheet and aforementioned second conductor sheet, step. which is mounted in aforementioned conductor bump group and direction whereaforementioned passive element material opposes

press doing aforementioned first conductor sheet and aforementioned second conductor sheet, aforementioned conductor bump group contacting aforementioned second conductor sheet, step. which forms passive element between aforementioned conductor bump andaforementioned passive

前記第1の導体板及び第2の導体板とをパター ニングしてそれぞれ第1の配線層と第2の配線 層とを形成する工程と、

を具備するプリント配線基板の製造方法。

## 【請求項4】

絶縁性基材と、

前記絶縁性基材の両面にそれぞれ配設された 第1の配線層及び第2の配線層と、

前記絶縁性基材の厚さ方向に形成され、前記第1の配線層と第2の配線層とを層間接続する 導体パンプ群と、

前記導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、

を具備するプリント配線基板。

## 【請求項5】

第1の導体板上に略円錐形の第1の導体パンプ群を形成する工程と、

前記第1の導体バンプ群上に第1の絶縁性基 材を載置する工程と、

前記第1の導体板と前記第1の絶縁性基材とを プレスして前記第1の導体バンプ群を前記第1 の絶縁性基材に貫通させる工程と、

第2の導体板上の、前記第1の導体パンプが当接する部分の隙間に誘電性組成物又は抵抗性組成物を塗布して、第1の受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とを、前記第1の導体バンプ群と前記第1の受動索子部材とを対向させて載置する工程と、

前記第1の導体板と前記第2の導体板とをプレスして前記第1の導体パンプ群を前記第2の導体板に当接させ、それにより前記第1の導体パンプと前記第1の受動素子部材との間で第1の受動素子を形成する工程と、

element material with that

patterning doing aforementioned first conductor sheet and second conductor sheet, respective first metallization layer and step。 which forms second metallization layer

manufacturing method. of printed circuit board which is possessed

## [Claim 4]

insulating property substrate and,

first metallization layer and second metallization layer which are arranged respectively in both surfaces of aforementioned insulating property substrate and,

conductor bump group which are formed by thickness direction of aforementioned insulating property substrate, aforementioned first metallization layer and interlayer connection does second metallization layer and,

passive element material which consists of dielectric property composition or resistance composition which isarranged over at least between conductor bump of two of theaforementioned conductor bump group, forms passive element between conductor bump of theaforementioned two and

printed circuit board. which is possessed

## [Claim 5]

step. which forms first conductor bump group of abbreviation conical shape on the first conductor sheet

step. which mounts first insulating property substrate on aforementioned first conductor bump group

press doing aforementioned first conductor sheet and aforementioned first insulating property substrate, step, which penetrates aforementioned first conductor bump group to theaforementioned first insulating property substrate

Coating fabric doing dielectric property composition or resistance composition in gap of the portion to which, aforementioned first conductor bump on second conductor sheet contacts, the step. which forms first passive element material

Aforementioned first-conductor sheet and aforementioned second conductor sheet, theaforementioned first conductor bump group and step. which opposing, mounts theaforementioned first passive element material

press doing aforementioned first conductor sheet and aforementioned second conductor sheet, aforementioned first conductor bump group contacting aforementioned second conductor sheet, step. which forms first passive element between aforementioned first conductor bump and aforementioned first passive element material with that

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成し、第1の積層体を得る工程と、

前記第1の配線層上の、第2の導体バンプが当接する部分の隙間に第2の誘電性組成物又は抵抗性組成物を塗布して、第2の受動素子部材を形成する工程と、

第3の導体板上に略円錐形の第2の導体パンプ群を形成する工程と、

前記第2の導体パンプ群上に第2の絶縁性基材を載置する工程と、

前記第3の導体板と前記第2の絶縁性基材とを プレスして前記第2の導体パンプ群を前記第2 の絶縁性基材に貫通させる工程と、

前記第1の積層体と前記第3の導体板とを、前記第2の受動素子部材と前記第2の導体バンプ群とを対向させて載置する工程と、

前記第1の積層体と前記第3の導体板とをプレスして前記第2の導体パンプ群を前記第1の配線層に当接させ、それにより前記第2の導体パンプと前記第2の受動素子部材との間で第2の受動素子を形成する工程と、

前記第3の導体板をパターニングして第3の配線層を形成する工程と、

を具備するプリント配線基板の製造方法。

## 【請求項6】

第1の絶縁性基材と、

前記第1の絶縁性基材の第1の面に配設された第1の配線層と、

前記第1の絶縁性基材の第2の面に配設された第2の配線層と、

前記第 1 の絶縁性基材の厚さ方向に貫通して 形成され、前記第1の配線層と前記第2の配線 層とを接続する第1の導体バンプ群と、

前記第 1 の導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの

patterning doing aforementioned first conductor sheet and second conductor sheet, step. which forms respective first metallization layer and second metallization layer, obtains first stack body

Coating fabric doing second dielectric property composition or resistance composition in gap of the portion to which, second conductor bump on aforementioned first metallization layer contacts, the step. which forms second passive element material

step. which forms second conductor bump group of abbreviation conical shape on the conductor sheet of third

step. which mounts second insulating property substrate on aforementioned second conductor bump group

press doing conductor sheet and aforementioned second insulating property substrate of theaforementioned third, step. which penetrates aforementioned second conductor bump group to aforementioned second insulating property substrate

aforementioned third, aforementioned second passive element material and step. which opposing, mounts aforementioned second conductor bump group

press doing conductor sheet of aforementioned first stack body and theaforementioned third, aforementioned second conductor bump group contacting theaforementioned first metallization layer, step. which forms second passive element between theaforementioned second conductor bump and aforementioned second passive element material with that

patterning doing conductor sheet of aforementioned third, step. whichforms metallization layer of third

manufacturing method. of printed circuit board which is possessed

## [Claim 6]

first insulating property substrate and,

first metallization layer which is arranged in 1 st surface of aforementioned first insulating property substrate and,

second metallization layer which is arranged in second surface of aforementioned first insulating property substrate and,

Penetrating to thickness direction of aforementioned first insulating property substrate, first conductor bump groupwhich are formed, aforementioned first metallization layer and connects theaforementioned second metallization layer and,

first passive element material which consists of dielectric property composition or resistance composition which

導体パンプ間で第 1 の受動素子を形成する誘 電性組成物又は抵抗性組成物からなる第 1 の 受動素子部材と、

前記第 1 の配線層を介して前記第 1 の絶縁性 基材の第 1 の面に積層された第 2 の絶縁性基 材と、

前記第2の絶縁性基材の、前記第1の配線層と 反対側の面に配設された第3の配線層と、

前記第 2 の絶縁性基材の厚さ方向に貫通して 形成され、前記第1の配線層と前記第3の配線 層とを層間接続する第2の導体パンプ群と、

前記第 2 の導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前配二つの導体バンプとの間で第 2 の受動素子を形成する誘電性組成物又は抵抗性組成物からなる第 2 の受動素子部材と、

を具備することを特徴とするプリント配線基板。 【請求項 7】

第 1 の導体板上に略円錐形の導体パンプ群を 形成する工程と、

前記導体パンプ群上に絶縁性基材を載置する 工程と、

前記第1の導体板と前記絶縁性基材とをプレス して前記導体バンプ群を前記絶縁性基材に貫 通させる工程と、

第2の導体板上の、前記導体バンプが当接する 部分の周辺に誘電性組成物又は抵抗性組成物 を塗布して、受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とを、前 記導体パンプ群と前記受動素子部材とを対向さ せて載置する工程と、

前記第1の導体板と前記第2の導体板とを前記 絶縁性基材を介してプレスして一部の前記導体 パンプ群を前記前記第2の導体板に当接させる とともに他の一部の前記導体パンプ群を前記受 動素子部材に当接させ、それにより前記導体パ ンプ群、前記受動素子部材、及び前記第2の導 体板との間で受動素子を形成する工程と、 isarranged over at least between conductor bump of two of theaforementioned first conductor bump group, forms first passive element between conductor bump of theaforementioned two and.

Through aforementioned first metallization layer, second insulating property substrate which is laminated to 1 st surface of aforementioned first insulating property substrate and.

Aforementioned first metallization layer of aforementioned second insulating property substrate and metallization layer of third which is arranged in surface of the opposite side and,

Penetrating to thickness direction of aforementioned second insulating property substrate, second conductor bump groupwhich are formed, aforementioned first metallization layer and interlayer connection does the metallization layer of aforementioned third and,

second passive element material which consists of dielectric property composition or resistance composition which isarranged over at least between conductor bump of two of theaforementioned second conductor bump group, forms second passive element between conductor bump of theaforementioned two and.

It possesses printed circuit board. which is made feature [Claim 7]

step. which forms conductor bump group of abbreviation conical shape on the first conductor sheet

step. which mounts insulating property substrate on aforementioned conductor bump group

press doing aforementioned first conductor sheet and aforementioned insulating property substrate ,step. which penetrates aforementioned conductor bump group to theaforementioned insulating property substrate

Coating fabric doing dielectric property composition or resistance composition in periphery of the portion to which, aforementioned conductor bump on second conductor sheet contacts, the step. which forms passive element material

Aforementioned first conductor sheet and aforementioned second conductor sheet, theaforementioned conductor bump group and step. which opposing, mounts theaforementioned passive element material

Aforementioned first conductor sheet and aforementioned second conductor sheet through theaforementioned insulating property substrate, press doing, as aforementioned conductor bump group of part it contacts aforementioned aforementioned second conductor sheet, theaforementioned conductor bump group of other part contacting aforementioned passive element material, with that

体板との間で受動素子を形成する工程と、

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、

を具備するプリント配線基板の製造方法。

## 【請求項8】

絶縁性基材と、

前記絶縁性基材の両面にそれぞれ配設された 第1の配線層及び第2の配線層と、

前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層と第2の配線層とを接続する第1の導体パンプ群と、

前記絶縁性基材と前記第 1 の配線層又は前記第 2 の配線層との間に埋設され、誘電性組成物 マスは抵抗性組成物からなる受動素子部材と、

前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層又は第2の配線層と前記 受動素子部材との間で受動素子を形成する第2 の導体バンプ群と、を具備するプリント配線基 板。

## 【請求項9】

請求項 8 記載のプリント配線基板であって、前記受動素子部材が、前記第 2 の導体バンブ群の先端側と前記第 1 の配線層又は第 2 の配線層との間に介挿されていることを特徴するプリント配線基板。

## 【請求項 10】

請求項 8 記載のプリント配線基板であって、前記受動素子部材が、前記第 2 の導体バンプ群の底面側と前記第 1 の配線層又は第 2 の配線層との間に介挿されていることを特徴するブリント配線基板。

## 【請求項 11】

第 1 の導体板上に略円錐形の導体パンプ群を 形成する工程と、

前記導体パンプ群上に絶縁性基材を載置する

aforementioned conductor bump group, step. which forms passive element between aforementioned passive element material, andaforementioned second conductor sheet

patterning doing aforementioned first conductor sheet and second conductor sheet, respective first metallization layer and step。 which forms second metallization layer

manufacturing method. of printed circuit board which is possessed

## [Claim 8]

insulating property substrate and,

first metallization layer and second metallization layer which are arranged respectively in both surfaces of aforementioned insulating property substrate and,

Penetrating to thickness direction of aforementioned insulating property substrate, first conductor bump groupwhich are formed, aforementioned first metallization layer and connects second metallization layer and,

passive element material which embedding makes aforementioned insulating property substrate, andaforementioned first metallization layer or between aforementioned second metallization layer consistsof dielectric property composition or resistance composition and,

Penetrating to thickness direction of aforementioned insulating property substrate, second conductor bump groupwhich is formed, forms passive element between aforementioned first metallization layer or second metallization layer and aforementioned passive element material and, printed circuit board。 whichis possessed

## [Claim 9]

printed circuit board. where with printed circuit board which is stated in Claim 8, theaforementioned passive element material, is inserted in end side and theaforementioned first metallization layer of aforementioned second conductor bump group and or between second metallization layer feature does

## [Claim 10]

printed circuit board. where with printed circuit board which is stated in Claim 8, theaforementioned passive element material, is inserted in bottom surface side and theaforementioned first metallization layer of aforementioned second conductor bump group and or between second metallization layer feature does

## [Claim 11]

step。 which forms conductor bump group of abbreviation conical shape on the first conductor sheet

step. which mounts insulating property substrate on

工程と、

前記第1の導体板と前記絶縁性基材とをプレス して前記導体バンプ群を前記絶縁性基材に貫 通させる工程と、

第2の導体板上の、前記導体バンプ群のうちの一部の導体バンプが当接する部分に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、

前記第1の導体板と前記第2の導体板とを、前 記導体バンプ群と前記受動索子部材とが対向 する向きに載置する工程と、

前記第1の導体板と前記第2の導体板とをプレスして前記導体バンプ群を前記第2の導体板に当接させ、それにより前記一部の導体バンプと前記受動素子部材との間で受動素子を形成する工程と、

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層と形成する工程と、

を具備するプリント配線基板の製造方法。

## 【請求項 12】

第1の導体板の一部に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、

前記第1の導体板上及び前記受動素子部材上 に略円錐形の導体バンプ群を形成する工程と、

前記導体パンプ群上に絶縁性基材と、更にその 上に第2の導体板とを載置する工程と、

前記第1の導体板と前記第2の導体板とをプレスして前記導体バンプ群を前記絶縁性基材に 貫通させると同時に前記第1の導体板、前記受 動素子部材、及び前記導体バンプ群の一部と の間で受動素子を形成する工程と、

前記第1の導体板及び第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層と形成する工程と、

を具備するプリント配線基板の製造方法。

aforementioned conductor bump group

press doing aforementioned first conductor sheet and aforementioned insulating property substrate ,step。 which penetrates aforementioned conductor bump group to theaforementioned insulating property substrate

Coating fabric doing dielectric property composition or resistance composition in portion to which, conductor bump of portion among aforementioned conductor bump groups on the second conductor sheet contacts, step. which forms passive element material

Aforementioned first conductor sheet and aforementioned second conductor sheet, step. whichis mounted in aforementioned conductor bump group and direction whereaforementioned passive element material opposes

press doing aforementioned first conductor sheet and aforementioned second conductor sheet, aforementioned conductor bump group contacting aforementioned second conductor sheet, step. which forms passive element conductor bump of aforementioned part and between aforementioned passive element material with that

patterning doing aforementioned first conductor sheet and second conductor sheet, respective first metallization layer and step. which forms second metallization layer

manufacturing method. of printed circuit board which is possessed

[Claim 12]

Coating fabric doing dielectric property composition or resistance composition in portion of the first conductor sheet, step. which forms passive element material

step。 which forms conductor bump group of abbreviation conical shape on theaforementioned first conductor sheet and on aforementioned passive element material

On aforementioned conductor bump group insulating property substrate and, furthermore step. which mounts second conductor sheet on that

press doing aforementioned first conductor sheet and aforementioned second conductor sheet, when it penetrates aforementioned conductor bump group to the aforementioned insulating property substrate, step. which forms passive element simultaneously between portion of aforementioned first conductor sheet, aforementioned passive element material, and aforementioned conductor bump group

patterning doing aforementioned first conductor sheet and second conductor sheet, respective first metallization layer and step. which forms second metallization layer

manufacturing method. of printed circuit board which is

## 【請求項 13】

#### 絶縁性基材と、

前記絶縁性基材の両面にそれぞれ配設された 第1の配線層及び第2の配線層と、

誘電性組成物又は抵抗性組成物からなり、前記絶縁性基材の厚さ方向に前記第 1 の配線層と第 2 の配線層とを層間接続し、前記第 1 の配線層及び第 2 の配線層との間で受動素子を形成するバンプと、

を具備するプリント配線基板。

## Specification

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、プリント配線基板に係り、更に詳細には、複数の配線層間の電気的な導通が形成された多層板、及びそのような多層板の製造方法に関する。

## [0002]

## 【従来の技術】

従来より、複数の絶縁性基材が積層された基板間に複数の配線層が介挿された、いわゆる多層板では、層間接続する方法として導電性ビアやスルホールメッキ層などの導電性部材を基板の厚さ方向に埋設する方法が知られている。

## [0003]

その中でも、印刷技術を用いる導体パンプ貫通 法は製造工程の点から着目されている。

図 39 は導体バンプ貫通法の製造工程を示した垂直断面図である。

この導体バンプ貫通法では、 録箔などの導体板 101 の上に印刷技術により銀ペーストなどの導電性組成物を用いて略円錐形の導体バンプ群 102,102,…を形成し、この導体バンプ群 102,102, …の上に絶縁性基材プリプレグ 103 と、更にその上に別の導体板 104 を重ね、この状態でロー

#### possessed

## [Claim 13]

insulating property substrate and,

first metallization layer and second metallization layer which are arranged respectively in both surfaces of aforementioned insulating property substrate and,

bump where it consists of dielectric property composition or resistance composition, interlayer connection doesaforementioned first metallization layer and second metallization layer in thickness direction of theaforementioned insulating property substrate, forms passive element aforementioned first metallization layer andbetween second metallization layer and.

printed circuit board, which is possessed

## [Description of the Invention]

[0001]

## [Technological Field of Invention]

this invention relates to printed circuit board, furthermore in detail, regards the manufacturing method of multilayer board, and that kind of multilayer board where electrical continuity between the metallization layer of plural was formed.

## [0002]

## [Prior Art]

From until recently, metallization layer of plural was inserted between the substrate where insulating property substrate of plural is laminated, with so-called multilayer board, the method which embedding is done has been known electrical conductivity via and through-hole plated layer or other conductive member in thickness direction of substrate as method which interlayer connection is done.

#### [0003

Even among those, conductor bump penetration method which uses printing technology ispaid attention from point of production step.

Figure 39 is perpendicular cross section which shows production step of conductor bump penetrationmethod.

With this conductor bump penetration method, conductor bump group 102 of the abbreviation conical shape and 102... to form on copper foil or other conductor sheet 101 with printing technology making use of silver paste or other electrical conductivity composition, this conductor bump group 102 and 102... on insulating property substrate prepreg

JP2001168491A 2001-6-22

ラープレスなどによりプレスして導体バンプ群 102,102,…を絶縁性基材プリプレグ 103 に貫通させると同時に導体バンプ群 102,102,…の先端側を導体板 104 に当接させることにより前記導体板 101 と導体板 104 との間で層間接続を形成する。

#### [0004]

この多層板に各種素子を実装するには多層板の最外層である導体板 101 又は 104 上に最外層としての配線層 101a,104aをそれぞれ形成し、この最外側の配線層に素子を固定したり、結線する。

## [0005]

そのため、多層板の最外側の表面は平坦であることが望ましく、表面が平坦な多層板が形成できる点で導体パンプ貫通法は導電性ビアを形成する方法やスルーホールメッキ層などを形成する方法に比べて有利である。

## [0006]

ところで、携帯電話や各種情報端末装置の小型 軽量化に伴い、ますます半導体部品の小型化 が望まれており、それには更なる半導体部品の 集積度の向上が必須である。

## [0007]

## 【発明が解決しようとする課題】

しかし、上記従来のような半導体部品を最外層 に実装する多層板では多層板の面積自体が小型化される傾向にあるため、集積度の向上にも 自ずと限界がある。

## [8000]

そのため、半導体部品の一部を多層板の内部 に埋め込む方法が提案されている。

例えば、特開平 5-343855 号公報や特開平 9-214090 号公報などには抵抗体などの受動素 子を多層板の厚さ方向に穿孔した貫通孔内に 埋め込む方法が開示されている。

#### [0009]

しかし、これらの方法では、受動素子を埋め込むための貫通孔を穿孔する工程とその貫通孔

103 and, furthermore on that another conductor sheet 104 pile, press doing with this state with roller press, etc when conductor bump group102 and 102... it penetrates to insulating property substrate prepreg 103, it forms interlayer connection theaforementioned conductor sheet 101 and between conductor sheet 104 simultaneously conductor bump group102 and 102... end side by contacting conductor sheet 104.

## [0004]

Various element are mounted in this multilayer board, conductor sheet 101 which is a outermost layer of multilayer board or it forms metallization layer 101a,104a as outermost layer respectively on 104,locks element in this outermost metallization layer, connection does.

#### [0005]

Because of that, outermost surface of multilayer board is flat, it is desirable, surface conductor bump penetration method profitable in pointwhich can form planar multilayer board in comparison with method which forms the method and through hole plated layer etc which form electrical conductivity via.

## **[0006]**

By way, miniaturization of semiconductor part is desired more and more attendantupon miniature weight reduction of portable telephone and various data terminal devices, improvement of degree of integration of further semiconductor part is necessary to that.

#### [0007]

[Problems to be Solved by the Invention]

But, because with multilayer board which mounts semiconductor part an above-mentioned conventional way in outermost layer surface area itself of multilayer board there is a tendency which miniaturization is done, naturally there is a limit even in improvement of degree of integration.

## [0008]

Because of that, method which imbeds portion of semiconductor part to the internal of multilayer board is proposed.

method which is imbedded inside through hole which perforation is made thickness direction of multilayer board has been disclosed resistor or other passive element in for example Japan Unexamined Patent Publication Hei 5-343855 disclosure and Japan Unexamined Patent Publication Hei 9-214090 disclosure etc.

## [0009

But, there is a problem that profit does not come off production cost in orderwith these method, passive element

内に受動素子前駆体を充填する工程が必要となるため、全体の工数が多く、かえって手間がかかるために製造コスト的に採算が取れない、 という問題がある。

## [0010]

本発明は上記従来の問題を解決するためになされた発明である。

即ち、本発明は、できるだけ少ない製造工程で 集積度が高く、部品実装時のデザインの幅が広 くとれる多層板を製造することのできるプリント 配線基板の製造方法およびそのようなプリント 配線基板を提供することを目的とする。

## [0011]

## 【課題を解決するための手段】

本発明のプリント配線基板の製造方法は、絶縁性基材と、前記絶縁性基材の両面にそれを配設された第1の配線層及び第2の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層と第2の配線層とを接続する導体バンプ群と、前記第1の配線層と前記第2の配線層との間に複数の前配導体バンプの間接して埋設され、前記複数の導体バンプの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、を具備する。

## [0012]

上記プリント配線基板は以下の方法により製造 される。

## [0013]

precursor because step which is filled becomesnecessary, fabrication steps of entirety is many, rather labor torequire, inside step and through hole which perforation do through hole in order to imbed passive element.

## [0010]

As for this invention it is an invention which can be made in order tosolve above-mentioned conventional problem.

Namely, as for this invention, be as little as possible degree of integration is highwith production step, manufacturing method and that kind of printed circuit board of printed circuit board whichcan produce multilayer board where width of design at time of the mounting parts comes off widely are offered make objective.

#### [0011]

## [Means to Solve the Problems]

manufacturing method of printed circuit board of this invention is formed, penetrating to the thickness direction of first metallization layer and second metallization layer and aforementioned insulating property substrate whichare respectively arranged in both surfaces of insulating property substrate and theaforementioned insulating property substrate, touches with aforementioned conductor bump of the plural between aforementioned first metallization layer and conductor bump group and theaforementioned first metallization layer and aforementioned second metallization layer which connect the second metallization layer and embedding is done, passive element material which consists of dielectric property composition or resistance composition whichforms passive element between conductor bump of aforementioned plural and, itpossesses.

#### [0012]

Above-mentioned printed circuit board is produced by method below.

## [0013]

Namely, as for purine metallized substrate manufacturing method of this invention, press doing step. aforementioned first conductor sheet and aforementioned insulating property substrate which mount insulating property substrate on step. aforementioned conductor bump groupwhich forms conductor bump group of abbreviation conical shape on first conductor sheet, coating fabric doing dielectric property composition or resistance composition on step. second conductor sheet whichpenetrates aforementioned conductor bump group to aforementioned insulating property substrate step. aforementioned first conductor sheet and aforementioned second conductor sheet which form passive element material, Aforementioned conductor bump group and aforementioned passive element materialopposing, in order at least for two

間で受動索子を形成する工程と、前配第1の導体板と前記第2の導体板とをパターニングしてそれぞれ第1の配線層と第2の配線層とを形成する工程と、を具備する。

## [0014]

上記プリント配線基板及びその製造方法において、前記受動素子部材は前記導体バンプと導体バンプとの間に配設されていてもよく、前記導体バンプと前記導体板との間に配設されていてもよく、更に導体バンプの先端側と前記導体板との間に配設されていてもよく、また、導体バンプの底面側と前記導体板との間に配設されていてもよい。

## 

本発明の他のプリント配線基板製造方法は、第 1 の導体板上に略円錐形の導体バンプ群を形 成する工程と、前記導体バンプ群上に絶縁性基 材を載置する工程と、前記第1の導体板と前記 絶縁性基材とをプレスして前記導体バンプ群を 前記絶縁性基材に貫通させる工程と、第2の導 体板上の、前記導体バンプが当接する部分と前 記導体バンプが当接する部分との間に誘電性 組成物又は抵抗性組成物を塗布して受動素子 部材を形成する工程と、前記第 1 の導体板と前 記第2の導体板とを、前記導体バンプ群と前記 受動素子部材とが対向する向きに載置する工 程と、前記第1の導体板と前記第2の導体板と をプレスして前記導体バンプ群を前記第2の導 体板に当接させ、それにより前記導体バンプと 前記受動素子部材との間で受動素子を形成す る工程と、前記第1の導体板及び第2の導体板 とをパターニングしてそれぞれ第 1 の配線層と 第2の配線層とを形成する工程と、を具備する。

among aforementioned conductor bump groups to touch with aforementioned passive element material, the press doing step. aforementioned first conductor sheet and aforementioned second conductor sheet which it mounts, form passive element at least between two amongaforementioned conductor bump groups step. aforementioned first conductor sheet and theaforementioned second conductor sheet which patterning doing, it possesses respective first metallization layer and step. whichforms second metallization layer.

## [0014]

In above-mentioned printed circuit board and its manufacturing method, aforementioned passive element material to aforementioned conductor bump and between conductor bump may bearranged, between aforementioned conductor bump and aforementioned conductor sheet to be arranged be possible, furthermore to end side of the conductor bump and between aforementioned conductor sheet to be arranged to bepossible, in addition, It is possible to bottom surface side of conductor bump and between theaforementioned conductor sheet to be arranged.

## [0015]

As for other printed circuit board manufacture method of this invention, press doing step. aforementioned first conductor sheet and aforementioned insulating property substrate which mount the insulating property substrate on step. aforementioned conductor bump group which forms conductor bump group of abbreviation conical shape on first conductor sheet, on step. second conductor sheet whichpenetrates aforementioned conductor bump group to aforementioned insulating property substrate, Coating fabric doing dielectric property composition or resistance composition between portion towhich portion and aforementioned conductor bump to which theaforementioned conductor bump contacts contact step. aforementioned first conductor sheet and aforementioned second conductor sheet which form passive element material, press doing step. aforementioned first conductor sheet and aforementioned second conductor sheet which are mounted in aforementioned conductor bump group and the direction where aforementioned passive element material opposes, theaforementioned conductor bump group contacting aforementioned second conductor sheet, patterning doing step. aforementioned first conductor sheet and second conductor sheet whichform passive element between aforementioned conductor bump and aforementioned passive element material with that it possesses respective first metallization layer and the step. which forms second metallization layer.

[0016]

[0016]

このプリント配線基板製造方法により、以下のプリント配線基板が得られる。

即ち本発明の他のプリント配線基板は、絶縁性基材と、前配絶縁性基材の両面にそれぞれ配設された第1の配線層及び第2の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第1の配線層と第2の配線層とを層間接続する導体パンプ群と、前記導体パンプ群の少さとも二つの導体パンプとの間で受動素子をれ、前記二つの導体パンプとの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、を具備する。

## [0017]

本発明の更に別のプリント配線基板製造方法 は、第1の導体板上に略円錐形の第1の導体 バンプ群を形成する工程と、前記第1の導体バ ンプ群上に第 1 の絶縁性基材を載置する工程 と、前記第1の導体板と前記第1の絶縁性基材 とをプレスして前記第 1 の導体バンプ群を前記 第1の絶縁性基材に貫通させる工程と、第2の 導体板上の、前記第1の導体バンプが当接する 部分の隙間に誘電性組成物又は抵抗性組成物 を塗布して第1の受動素子部材を形成する工程 と、前記第1の導体板と前記第2の導体板とを、 前記第 1 の導体バンプ群と前記第 1 の受動素 子部材とを対向させて載置する工程と、前記第 1 の導体板と前記第 2 の導体板とをプレスして 前記第1の導体バンプ群を前記第2の導体板 に当接させ、それにより前記第 1 の導体バンプ と前記第1の受動素子部材との間で第1の受動 紫子を形成する工程と、前記第1の導体板及び 第2の導体板とをパターニングしてそれぞれ第1 の配線層と第2の配線層とを形成し、第1の積 層体を得る工程と、前記第1の配線層上の、第 2の導体パンプが当接する部分の隙間に第2の 誘電性組成物又は抵抗性組成物を塗布して第 2 の受動素子部材を形成する工程と、第 3 の導 体板上に略円錐形の第 2 の導体パンプ群を形 成する工程と、前記第2の導体バンプ群上に第 2 の絶縁性基材を載置する工程と、前記第 3 の 導体板と前記第 2 の絶縁性基材とをプレスして 前記第2の導体バンプ群を前記第2の絶縁性 基材に貫通させる工程と、前記第 1 の積層体と 前記第3の導体板とを、前記第2の受動素子部 材と前記第2の導体パンプ群とを対向させて載 置する工程と、前記第1の積層体と前記第3の 導体板とをプレスして前記第 2 の導体バンプ群

By this printed circuit board manufacture method, printed circuit board below is acquired.

Namely other printed circuit board of this invention is formed, penetrating to the thickness direction of first metallization layer and second metallization layer and aforementioned insulating property substrate whichare respectively arranged in both surfaces of insulating property substrate and theaforementioned insulating property substrate, is arranged over at least between conductor bump of two of aforementioned first metallization layer and conductor bump group and theaforementioned conductor bump group which interlayer connection do second metallization layer, passive element material which consists of dielectric property composition or resistance composition whichforms passive element between conductor bump of aforementioned two and, itpossesses.

#### [0017]

Furthermore as for another printed circuit board manufacture method of this invention, press doing step. aforementioned first conductor sheet and aforementioned first insulating property substrate whichmount first insulating property substrate on step. aforementioned first conductor bump group which forms first conductor bump group of abbreviation conical shape on first conductor sheet, on step. second conductor sheet which penetrates aforementioned first conductor bump group to aforementioned first insulating property substrate, Coating fabric doing dielectric property composition or resistance composition in gap of the portion to which aforementioned first conductor bump contacts step. aforementioned first conductor sheet and aforementioned second conductor sheet which form first passive element material, aforementioned first conductor bump group and aforementioned first passive element material opposing, press doing step. aforementioned first conductor sheet andaforementioned second conductor sheet which it mounts, aforementioned first conductor bump group contacting aforementioned second conductor sheet, patterning doing step. aforementioned first conductor sheet and second conductor sheet whichform first passive element between aforementioned first conductor bump and aforementioned first passive element material with that on step. aforementioned first metallization layer which formsrespective first metallization layer and second metallization layer, obtains first stack body, Coating fabric doing second dielectric property composition or resistance composition in gap of the portion to which second conductor bump contacts press doing conductor sheet and theaforementioned second insulating property substrate of step. aforementioned third which mounts second insulating property substrate on step. aforementioned second conductor bump group which forms the second conductor bump group of abbreviation conical

を前配第 1 の配線層に当接させ、それにより前 記第 2 の導体パンプと前記第 2 の受動素子部 材との間で第 2 の受動素子を形成する工程と、 前記第 3 の導体板をパターニングして第 3 の配 線層を形成する工程と、を具備する。

## [0018]

上記方法により、下記のプリント配線基板が得られる。

即ち、本発明の更に別のプリント配線基板は、 第1の絶縁性基材と、前配第1の絶縁性基材の 第1の面に配設された第1の配線層と、前記第 1の絶縁性基材の第2の面に配設された第2の 配線層と、前記第1の絶縁性基材の厚さ方向に 貫通して形成され、前記第1の配線層と前記第 2の配線層とを接続する第1の導体バンプ群と、 前記第1の導体バンプ群の少なくとも二つの導 体バンプの間にわたって配設され、前記二つの 導体バンプとの間で第1の受動素子を形成する 誘電性組成物又は抵抗性組成物からなる第 1 の受動素子部材と、前記第1の配線層を介して 前記第1の絶縁性基材の第1の面に積層され た第2の絶縁性基材と、前記第2の絶縁性基材 の、前記第1の配線層と反対側の面に配設され た第3の配線層と、前記第2の絶縁性基材の厚 さ方向に貫通して形成され、前記第 1 の配線層 と前記第3の配線層とを接続する略円錐形の第 2 の導体バンプ群と、前記第 2 の導体バンプ群 の少なくとも二つの導体バンプの間にわたって 配設され、前記二つの導体バンプとの間で第 2 の受動素子を形成する誘電性組成物又は抵抗 性組成物からなる第 2 の受動素子部材と、を具 備する。

shape on conductor sheet of step. third whichforms second passive element material, it penetrates aforementioned second conductor bump groupto aforementioned second insulating property substrate conductor sheet of step. aforementioned first stack body and aforementioned third, aforementioned second passive element material and aforementioned second conductor bump group opposing, press doing conductor sheet of step. aforementioned first stack body and aforementioned third which it mounts, aforementioned second conductor bump group contacting aforementioned first metallization layer, patterning doing conductor sheet of step. aforementioned third whichforms second passive element between aforementioned second conductor bump and theaforementioned second passive element material with that it possesses step. whichforms metallization layer of third.

## [0018]

By above-mentioned method, below-mentioned printed circuit board is acquired.

Namely, first conductor bump group where furthermore another printed circuit board of this invention is formed, penetrating to thickness direction of first metallization layer and are arranged in second surface of aforementioned first insulating property substrate second metallization layer and aforementioned first insulating property substrate which are arranged in 1 st surface of first insulating property substrate and theaforementioned first insulating property substrate, aforementioned first metallization layer and connects theaforementioned second metallization layer and, Through first passive element material and aforementioned first metallization layer which consistof dielectric property composition or resistance composition which is arranged over at least between the conductor bump of two of aforementioned first conductor bump group, forms first passive element between conductor bump of aforementioned two, aforementioned first metallization layer of second insulating property substrate and aforementioned second insulating property substrate which are laminated to 1 st surface of aforementioned first insulating property substrate and metallization layer of third whichis arranged in surface of the opposite side and, Penetrating to thickness direction of aforementioned second insulating property substrate, it is formed, itis arranged over at least between conductor bump of two of theaforementioned first metallization layer and second conductor bump group and aforementioned second conductor bump group, of abbreviation conical shape which connects metallization layer of theaforementioned third second passive element material which consists of dielectric property composition or resistance composition which forms second passive element between conductor bump of theaforementioned two and, it possesses.

## [0019]

上記プリント配線基板及びその製造方法において、前記第1の受動素子と第2の受動素子とは 同種類の素子でもよいし、別種類の素子でもよい。

## [0020]

本発明の更にもうひとつのプリント配線基板製 造方法は、第 1 の導体板上に略円錐形の導体 バンプ群を形成する工程と、前記導体バンプ群 上に絶縁性基材を載置する工程と、前記第1の 導体板と前記絶縁性基材とをプレスして前記導 体バンプ群を前記絶縁性基材に貫通させるエ 程と、第2の導体板上の、前記導体バンプが当 接する部分の周辺に誘電性組成物又は抵抗性 組成物を塗布して受動索子部材を形成するエ 程と、前記第1の導体板と前記第2の導体板と を前記導体バンプ群と前記受動素子部材とを対 向させて載置する工程と、前記第 1 の導体板と 前記第2の導体板とを前記絶縁性基材を介して プレスして一部の前記導体バンプ群を前記前記 第2の導体板に当接させるとともに他の一部の 前記導体バンプ群を前記受動衆子部材の表面 に当接させ、それにより前記導体バンプ群、前 記受動素子部材、及び前記第 2 の導体板との 間で受動素子を形成する工程と、前記第1の導 体板及び第2の導体板とをパターニングしてそ れぞれ第1の配線層と第2の配線層とを形成す る工程と、を具備する。

## [0021]

この方法により、下記のプリント配線基板が得られる。

即ち、本発明の更にもう一つのプリント配線基板は、絶縁性基材と、前記絶縁性基材の同時間である。2 の配線層と、前記絶縁性基材の厚さ方向に電線層と、前記絶縁性基材の厚さ第2の配線層と第2の配線層と第2の配線層と第2の配線層とを接続する第1の副線層又は前記第2の配線層との間に埋設され、誘電性組成物からなる受動素子部材と、前記は抵抗性組成物からなる受動素子部材と、前記は抵抗性組成物からなる受動素子部材と、前記を縁性基材の厚さ方向に貫通して形成され、前記第1の配線層又は第2の配線層と前記受動

## [0019]

In above-mentioned printed circuit board and its manufacturing method, aforementioned first passive element and second passive element even with element of same kind it is good even with element of good and another kind.

## [0020]

Furthermore as for another printed circuit board manufacture method of this invention, press doing step. aforementioned first conductor sheet and aforementioned insulating property substrate whichmount insulating property substrate on step. aforementioned conductor bump group which forms conductor bump group of abbreviation conical shape on first conductor sheet, on step. second conductor sheet which penetrates aforementioned conductor bump group to aforementioned insulating property substrate, Coating fabric doing dielectric property composition or resistance composition in periphery of the portion to which aforementioned conductor bump contacts step. aforementioned first conductor sheet and aforementioned second conductor sheet which form passive element material aforementioned conductor bump group and aforementioned passive element material opposing, step. aforementioned first conductor sheet and theaforementioned second conductor sheet which it mounts through aforementioned insulating property substrate, press doing, aforementioned conductor bump group of part in theaforementioned aforementioned second conductor sheet contact As it does, aforementioned conductor bump group of other part contacting surface of aforementioned passive element material, aforementioned conductor bump group, patterning doing step. aforementioned first conductor sheet and the second conductor sheet which form passive element between aforementioned passive element material, and aforementioned second conductor sheet with that, it possesses respective first metallization layer and step. which forms second metallization layer.

#### [0021]

By this method, below-mentioned printed circuit board is acquired.

Namely, furthermore printed circuit board of another of this invention is formed, penetrating to thickness direction of first metallization layer and second metallization layer and theaforementioned insulating property substrate which are respectively arranged in both surfaces of insulating property substrate and aforementioned insulating property substrate, embedding makes theaforementioned first metallization layer and first conductor bump group and aforementioned insulating property substrate and aforementioned first metallization layer or between aforementioned second metallization layer the second metallization layer is

## JP2001168491A

素子部材との間で受動素子を形成する第 2 の 導体バンプ群と、を具備する。

## [0022]

上記プリント配線基板において、前記受動素子部材は、前記第2の導体バンプ群の先端側と前記第1の配線層又は第2の配線層との間に介揮されていて良い。

#### [0023]

また、上記プリント配線基板において、前記受動索子部材は、前記第 2 の導体パンプ群の底面側と前記第 1 の配線層又は第 2 の配線層との間に介揮されていても良い。

## [0024]

本発明の更に他のプリント配線基板製造方法 は、第 1 の導体板上に略円錐形の導体パンプ 群を形成する工程と、前記導体バンプ群上に絶 縁性基材を載置する工程と、前記第1の導体板 と前記絶縁性基材とをプレスして前記導体バン プ群を前記絶縁性基材に貫通させる工程と、第 2 の導体板上の、前記導体バンプ群のうちの一 部の導体バンプが当接する部分に誘電性組成 物又は抵抗性組成物を塗布して、受動素子部 材を形成する工程と、前記第1の導体板と前記 第2の導体板とを、前記導体バンプ群と前記受 動索子部材とが対向する向きに載置する工程 と、前記第1の導体板と前記第2の導体板とを プレスして前記導体バンプ群を前記第2の導体 板に当接させ、それにより前記一部の導体バン プと前記受動素子部材との間で受動素子を形 成する工程と、前記第1の導体板及び第2の導 体板とをパターニングしてそれぞれ第 1 の配線 層と第2の配線層とを形成する工程と、を具備 する。

## [0025]

この方法により、下記のプリント配線基板が得ら

connected, Penetrating to thickness direction of passive element material and aforementioned insulating property substrate which consist of dielectric property composition or resistance composition, it is formed, second conductor bump group which forms passive element between aforementioned first metallization layer or the second metallization layer and aforementioned passive element material and, it possesses.

#### [0022]

In above-mentioned printed circuit board, aforementioned passive element material isgood to end side and aforementioned first metallization layer of aforementioned second conductor bump group or between second metallization layer being inserted.

#### [0023

In addition, aforementioned passive element material is good to bottom surface side and aforementioned first metallization layer of aforementioned second conductor bump group orbetween second metallization layer being inserted in above-mentioned printed circuit board.

## [0024]

Furthermore as for other printed circuit board manufacture method of this invention, press doing step. aforementioned first conductor sheet and aforementioned insulating property substrate whichmount insulating property substrate on step. aforementioned conductor bump group which forms conductor bump group of abbreviation conical shape on first conductor sheet, on step. second conductor sheet which penetrates aforementioned conductor bump group to aforementioned insulating property substrate, Coating fabric doing dielectric property composition or resistance composition in portion to which conductor bump of portion among aforementioned conductor bump groups contacts, step, aforementioned first conductor sheet and aforementioned second conductor sheet which form passive element material, press doing step. aforementioned first conductor sheet andaforementioned second conductor sheet which it mounts in aforementioned conductor bump group and direction where aforementioned passive element materialopposes, aforementioned conductor bump group contacting aforementioned second conductor sheet, patterning doing step. aforementioned first conductor sheet and second conductor sheet whichform passive element conductor bump of aforementioned part and between theaforementioned passive element material with that it possesses respective first metallization layer and step, which forms second metallization layer.

#### [0025]

By this method, below-mentioned printed circuit board is

れる。

即ち、本発明の更に他のプリント配線基板は、第1の導体板の一部に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、前記第1の導体板上及び前記受助素子部材上に略円錐形の導体がンプ群を配きを取りませる、更にその上に第2の導体板とを載置すると、前記第1の導体が、ンプ群を前記第2の連絡をプレスして前記導体が、ンプ群を前記等をが入して前記導体が、及び前記導体が、プ群の記受動素子部材、及び前記導体が、プ群の記受動素子部材、及び前記導体が、プ群の記受動素子を形成する工程と、前記の導体板及び第2の導体板とをパターニンででもれぞれ第1の配線層と第2の配線層とを形成する工程と、を具備する。

[0026]

本発明の更に他のもう一つのプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第1の配線層及び第2の配線層と、誘電性組成物又は抵抗性組成物からなり、前記絶縁性基材の厚さ方向に前記第1の配線層と第2の配線層とを層間接続し、前記第1の配線層及び第2の配線層との間で受動素子を形成するパンプと、を具備する。

## [0027]

このプリント配線基板は、例えば下配の方法により製造される。

即ち、本発明の更に他のもう一つのプリント配線基板製造方法は、第1の導体板上に誘電性組成物又は抵抗性組成物を用いて略円錐形のバンプ群を形成する工程と、前記バンプ群上に絶縁性基材と、更にその上に第2の導体板と前記第1の導体板と前記第1の導体板と前記が立て前記バンプ群を前記記記録性基材に貫通させると同時に前記第2の導体板に当接させ、それにより前記第1の導体板、前記バンプ、及び前記第2の導体板との場合で受動素子を形成する工程と、前記第1の配線層と第2の配線層とを形成する工程と、を具備する。

acquired.

Namely, furthermore as for other printed circuit board of this invention, coating fabric doing dielectric property composition or resistance composition in portion of first conductor sheet, on the step. aforementioned conductor bump group which forms conductor bump group of theabbreviation conical shape on step. aforementioned first conductor sheet which forms the passive element material and on aforementioned passive element material insulating property substrate and, Furthermore press doing step. aforementioned first conductor sheet and theaforementioned second conductor sheet which mount second conductor sheet on that, when it penetratesaforementioned conductor bump group to aforementioned insulating property substrate, simultaneously aforementioned first conductor sheet, aforementioned passive element material, And patterning doing step. aforementioned first conductor sheet and second conductor sheet whichform passive element between portion of aforementioned conductor bump group, itpossesses respective first metallization layer and step. which forms second metallization layer.

[0026]

Furthermore printed circuit board of other another of this invention, consists of the first metallization layer and second metallization layer and dielectric property composition or resistance composition which are respectivelyarranged in both surfaces of insulating property substrate and aforementioned insulating property substrate, the interlayer connection does aforementioned first metallization layer and second metallization layer in thickness direction of theaforementioned insulating property substrate, bump which forms passive element theaforementioned first metallization layer and between second metallization layer and, possesses.

[0027]

This printed circuit board is produced by for example below-mentioned method .

Namely, furthermore as for printed circuit board manufacture method of other another of the this invention, on first conductor sheet on step。 aforementioned bump group whichforms bump group of abbreviation conical shape making use of the dielectric property composition or resistance composition insulating property substrate and, Furthermore press doing step。 aforementioned first conductor sheet and theaforementioned second conductor sheet which mount second conductor sheet on that, when it penetratesaforementioned bump group to aforementioned insulating property substrate, contactingaforementioned second conductor sheet simultaneously, patterning doing step。 aforementioned first conductor sheet and second conductor sheet whichform passive element between

工程と、を具備する。

## [0028]

本発明では、導体パンプ貫通法による製造工程 の途中で誘電性組成物又は抵抗性組成物を導 体板の表面に塗布するので、貫通孔を穿孔した り、その貫通孔内に誘電性組成物又は抵抗性 組成物を充填する手間が省ける。

その結果、導体パンプ貫通法の製造工程に比べ、値かな工程を追加するだけで受動素子を多層板内に形成することができ、製造工程数の増加を最小限に抑えることができる。

## [0029]

また、本発明では、誘電性組成物又は抵抗性 組成物からなる受動性素子部材を絶縁性基材 とこの絶縁性基材に積層される導体板や配線 層との間に埋設され、導体バンプ、導体板、或 いは配線層、との間で受動素子を形成するの で、多層板の内部に所定の受動素子を内蔵さ せることができる。

そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。

## [0030]

### 【発明の実施の形態】

(第 1 の実施の形態)以下、本発明の発明の実施形態に係るプリント配線基板の製造方法について説明する。

図1は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図2~図15は同プリント配線基板の製造方法の各工程を模式的に示した垂直断面図である。

### [0031]

図 2 に示したように、まず銅箔などの導体板 1(第 1 の導体板)の片面に印刷技術により銀ペーストなどの導電性組成物を用いて略円錐形の導体パンプ群 2,2,…を形成する(ステップ 1)。

aforementioned first conductor sheet, aforementioned bump, and aforementioned second conductor sheet with that it possesses respective first metallization layer and step, which forms second metallization layer.

### [0028]

Because with this invention, with conductor bump penetration method in middle of production step dielectric property composition or resistance composition coating fabric is designated as surface of conductor sheet, perforation it does through hole, labor whichis filled can exclude dielectric property composition or resistance composition inside through hole.

As a result, just adds little step forms passive element inside the multilayer board in comparison with production step of conductor bump penetration method, to be possible, increase of number of production steps is held down to the minimum, it is possible.

## [0029]

In addition, with this invention, embedding to designate passive characteristic element material which consists of dielectric property composition or resistance composition as between conductor sheet and metallization layer which are laminated to insulating property substrate and this insulating property substrate, because passive element is formed between conductor bump, conductor sheet, or the metallization layer, predetermined passive element can be built in to internal of multilayer board.

Because of that, outermost layer surface of multilayer board is utilized widely to be possible, because many element and part can bemounted, degree of integration furthermore it can improve.

## [0030]

## [Embodiment of the Invention]

You explain below (first embodiment), concerning manufacturing method of printed circuit board which relates to embodiment of invention of this invention.

As for Figure 1 with flowchart which shows flow of manufacturing method of printed circuit board which relates to this embodiment, Figure 2~Figure 15 is perpendicular cross section whichshows each step of manufacturing method of same printed circuit board in schematic.

### [0031]

As shown in Figure 2, first to one surface of copper foil or other conductor sheet 1 (first conductor sheet) conductor bump group 2 of abbreviation conical shape and 2... it forms with printing technology makinguse of silver paste or other

#### [0032]

次に図 3 に示すように、こうして形成した導体バンプ群 2,2,…の上に絶縁性基材としての絶縁性基材プリプレグ(以下、絶縁性基材プリプレグを単に「プリプレグ」という。)3 を載置する(ステップ2)。

この状態で例えば表面が弾性材料で形成されたローラーの間を通過させるなどの方法により前記導体板1とプリプレグ3とをプレスする(ステップ3)と、導体バンプ群2,2,…がプリプレグ3を貫通して反対側に突抜ける。

それと同時に導体バンプ群 2,2,…の先端部分は ローラーの弾性材料に押しつけられて丸まった 形になり、図 4 に示したような積層体 4 が得られ る。

### [0033]

一方、前記積層体 4 とは別個に別の導体板(第2の導体板)5を用意し、図 5 に示したようにこの 導体板 5 の一方の表面上に受動素子を形成する組成物を例えば印刷技術を用いて塗布して (ステップ 1)受動素子部材 6 を形成する。

この受動素子部材 6 を構成する誘電性組成物や抵抗性組成物などの組成物としては、例えば銀ペーストなどのように所定の電気的特性を備えた粉状物や微粒子を樹脂とその溶剤に分散させたものが挙げられる。

この組成物を塗布して形成される受動素子部材 6 は、塗布後乾燥することにより誘電体層や抵抗体層を形成し、配線層を構成する導体板と組み合わされることにより、それぞれコンデンサーや抵抗として機能する。

## [0034]

この受動素子部材を形成する位置としては、図6に示したような隣接する二つの導体パンプ2と 導体パンプ2との隙間が挙げられる。

図6中点線で示した円は導体パンプ2の外形を示しており、大きい方の円は導体パンプ2の底面を示し、小さい方の円は導体板5に突き当てられた導体パンプ2の当接面を示している。

### [0035]

なお、図6に示した位置の変形例として、図7に

electrical conductivity composition (step 1).

### [0032]

As shown next in Figure 3, in this way, conductor bump group 2 which wasformed and 2... insulating property substrate prepreg as insulating property substrate (Below, "prepreg" with it is insulating property substrate prepreg simply.) 3 is mounted on (step 2).

Aforementioned conductor sheet 1 and prepreg 3 press are done with the or other method which passes between roller where with this state for example surface was formed with elastic material (step 3) with, conductor bump group 2 and 2... penetrating prepreg 3, protruding it comes out to opposite side.

Simultaneously with that conductor bump group 2 and 2..., lobe beingpushed by elastic material of roller, circle becomes shape whichit waited, kind of stack body 4 which is shown in Figure 4 is acquired.

## [0033]

On one hand, another conductor sheet (second conductor sheet) you prepare 5 separately with theaforementioned stack body 4, as shown in Figure 5, coating fabric doing composition which forms passive element on surface of one side of this conductor sheet 5 making use of for example printing technology, you form (step 1') passive element material 6.

As dielectric property composition and resistance composition or other composition which form this passive element material 6, for example silver paste or other way those which are dispersed to resin and solvent can list the powder and microparticle which have predetermined electrical property.

Coating fabric doing this composition, passive element material 6 which isformed forms dielectric layer and resistor layer by after coating fabric drying, functions by being combined with conductor sheet which forms the metallization layer, as respective capacitor and resistor.

#### [0034]

It seems that is shown in Figure 6 as position which forms this passive element material, you can list gap of conductor bump 2 and conductor bump 2 of two which is adjacent.

Circle which is shown with Figure 6 midpoint line has shown external shape of conductor bump 2, circle of larger one shows bottom surface of conductor bump 2, piercescircle of smaller one in conductor sheet 5 and has shown contact surface of the conductor bump 2 which is applied.

## [0035]

Furthermore, as shown in Figure 7 as modified example of

示したように隣接する二つの導体パンプ 2,2 を包含する長方形に塗布する方法や、図 8 に示したように隣接する二つの導体パンプ 2,2 を包含する長円形に塗布する方法、或いは図 9 に示すように隣接する二つの導体パンプ 2,2 の側面の内側の半分どうしと接するように半円形の切り欠き部分を備えた形状に塗布する方法などが挙げられる。

### [0036]

次に、誘電性組成物又は抵抗性組成物を塗布 したら、乾燥して受動素子部材 6 を形成する(ス テップ 2')。

こうして得た導体板 5 と積層体 4 とを、図 10 に 示すように受動素子部材 6 と導体パンプ群 2,2, …の先端とが対向する向きに載置する(ステップ 4)。

この状態で例えばローラープレス間に通すことにより導体板5と積層体4とをプレスすると(ステップ5)、プリプレグ3.の図10.中上面に突き出た導体バンプ群.2,2,…の先端部分が導体板5表面に当接され、図11に示したように導体板1と5との間での層間接続が形成される。

それと同時に受動素子部材6と隣接する二つの 導体バンプ2a,2bの各側面の一部との間で接触 が形成され、図11に示したような積層体7が形成される。

### [0037]

こうして得た積層体 7 の上下各面の導体板 1 及び導体板 5 について、例えばエッチングを施すことによりパターニングして、それぞれ配線パターン 1a 及び配線パターン 5a を形成し、上下二層の多層板 7a が形成される。

## [0038]

また、このパターニングにより受動素子部材 6 が接していた部分の導体板 5 が除去されることにより、導体パンプ 2a,2b、導体パンプ 2a,2b の 頭部で接する配線層 5a,5a、及び受動素子部材 6 とが組み合わさって一つの受動素子が形成される。

#### [0039]

なお、受動素子部材 6 とこの受動素子部材 6 に 接触して受動素子の端子の一部を構成する二 つの導体パンプ 2a,2b との係合状態は図 12 に 示したような導体パンプ 2a,2b の各側面の内側 どうしを接続させるような状態の他にもいくつか position which isshown in Figure 6, method coating fabric of making rectangle which includes conductor bump 2,2 of two which is adjacent. As shown in Figure 8, method coating fabric of making the oval which includes conductor bump 2,2 of two which is adjacent. Or as shown in Figure 9, in order to touch with half of the inside of side surface of conductor bump 2,2 of two which is adjacent, youcan list method etc which coating fabric is made shape whichhas cut out part of semicircle.

## [0036]

When next, dielectric property composition or resistance composition is done coating fabric, drying, it forms passive element material 6 (step 2').

In this way, as shown conductor sheet 5 and stack body 4 which are acquired, in Figure 10, passive element material 6 and conductor bump group 2 and 2... it mounts indirection where tip opposes (step 4).

When conductor sheet 5 and stack body 4 press are done by with this state passing between for example roller press (step 5), conductor bump group 2 which to top in Figure 10 of prepreg 3 extends and 2... lobe is contacted by the conductor sheet 5 surface, as shown in Figure 11, interlayer connection between conductor sheet 1 and 5 isformed.

سخلم عالم الماء بي ولو الربد

Contact is formed between portion of each side surface of conductor bump 2a,2b of the two which is adjacent with passive element material 6 simultaneously withthat, kind of stack body 7 which is shown in Figure 11 is formed.

## [0037]

In this way, patterning doing by administering for example etching concerning the conductor sheet 1 and conductor sheet 5 of top and bottom each aspect of stack body 7 which isacquired, it forms respective metallization pattern 1a and metallization pattern 5a, multilayer board 7a of top and bottom two layers is formed.

### [0038]

In addition, metallization layer 5a,5a, and passive element material 6 which touch with the head of conductor bump 2a,2b, conductor bump 2a,2b due to fact that conductor sheet 5 of portion where passive element material 6 is touching with this patterning is removed, unite and arebrought together and passive element of one is formed.

## [0039]

Furthermore, in passive element material contacting 6 and this passive element material 6,as for engaged state of conductor bump 2a,2b of two which forms portion of terminal of passive element, you can think several modified example to other than thekind of state which connects inside of each side surface of

の変形例が考えられる。

#### [0040]

例えば、図 13 に示したように受動素子部材 6 を 完全に貫通した状態である。

これは図 7 に示した配置の垂直断面に相当する。

或いは、図 14 に示したように導体パンプ 2a,2b の先端の一部、各内側が受動素子部材 6 の左右両端とそれぞれ接している場合である。

#### [0041]

更に、図15に示したように、導体バンプ2a,2bの各先端が受動素子部材6を完全に貫通しておらず、受動素子部材6の途中で係止したようになっていてもよい。

## [0042]

以上詳述したように、本実施形態によれば、導体パンプ群を用いて層間接続する多層板の製造過程で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、受動素子を埋設するだけのためにわざわざ貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填するといった作業が不要である。

## [0043]

その結果、導体バンプ貫通法の製造工程に対して、受動素子部材を形成するという工程を追加するだけで済み、追加の工程を最小限に留めながら受動素子を多層板内に形成することができる。

### [0044]

また、本実施形態では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。

そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。

## [0045]

kind of conductor bump 2a,2b which it shows in Figure 12. [0040]

As shown in for example Figure 13, it is a state which penetrates passive element material 6completely.

This is suitable to vertical cross section of arrangement which isshown in Figure 7.

Or, way it shows in Figure 14, when portion of tip of conductor bump 2a,2b,each inside is touching with both left and right edges of passive element material 6respectively, is.

#### [0041]

Furthermore, as shown in Figure 15, each tip of conductor bump 2a,2b has notpenetrated passive element material 6 completely, is possible to have reachedpoint where it stops in middle of passive element material 6.

### [0042]

As above detailed, because with production process of multilayer board which interlayer connection is done dielectric property composition or resistance composition coating fabric is designated as the surface of conductor sheet according to this embodiment, making use of conductor bump group, specially because it is a sufficient passive element is done the embedding perforation it does through hole, dielectric property composition or resistance composition work isunnecessary inside through hole of being filled.

#### **[0043]**

As a result, while step that just is added, stopping the additional step in minimum forms passive element material vis-a-vis the production step of conductor bump penetration method, it can form passive element inside the multilayer board.

### [0044]

In addition, with this embodiment, embedding to designate passive characteristic element material which consists of dielectric property composition or resistance composition as between conductor sheet and metallization layer which are laminated to insulating property substrate and this insulating property substrate, because passive element is formed between conductor bump, conductor sheet, or the metallization layer, predetermined passive element can be built in to internal of multilayer board.

Because of that, outermost layer surface of multilayer board is utilized widely to be possible, because many element and part can bemounted, degree of integration furthermore it can improve.

## [0045]

以下、本実施形態に係る多層板を用いた半導体パッケージと従来の多層板を用いた半導体パッケージの集積度の違いについて説明する。

図 16 は従来の多層板を用いた半導体パッケージの垂直断面図であり、図 17 は本実施形態に係る多層板を用いた半導体パッケージの垂直断面図である。

### [0046]

従来の多層板では半導体チップ 56 と電源線側配線層 51a とを接続する際に抵抗 R やコンデンサーC などを介挿するには図 16 に示したように、電源線側配線層 51a に接続された配線層 54a と半導体チップ 56 と接続された配線層 54b との間に抵抗やコンデンサーなどの受動素子55を接続しており、この受動素子55を接続するためのスペースが必要となる。

そのため、集積度を上げるための障害となっていた。

# [0047].....

一方、本実施形態の多層板では、抵抗やコンデンサーなどの受動素子を形成する受動素子部材 60を絶縁性基材 53 内の導体パンプ 52a と導体パンプ 52b との間に配設してあるので、図 17に示したように半導体チップ 56 を配線層 54b に接続するだけで、電源線側配線層 51a と半導体チップ 56 との間に受動素子を介挿した配線を形成することができる。

そのため、受動素子 55 を基板の上面に配設するためのスペースが不要になり、その分半導体パッケージを小型化でき、集積度を向上させることができる。

### [0048]

なお、本発明は上記実施形態の内容に限定されるものではない。

## [0049]

例えば、上記実施形態では受動素子部材は隣接する二つの導体パンプの間にわたって配設されているが、一つの受動素子部材に三つ以上の導体パンプが接触していてもよい。

また、上記実施形態では 1 枚の絶縁性基材の 両面に配線層 1a,5a が形成されたいわゆる二層 の配線層からなる多層板 7a を例にして説明した が、本発明が三層以上の配線層からなる多層 You explain below, concerning difference of degree of integration of semiconductor package which uses semiconductor package and conventional multilayer board which use multilayer board which relatesto this embodiment.

As for Figure 16 with perpendicular cross section of semiconductor package which uses conventional multilayer board, the Figure 17 is perpendicular cross section of semiconductor package which uses multilayer board which relates to this embodiment.

## [0046]

When with conventional multilayer board connecting semiconductor chip 56 and power supply line side metallization layer 51a, the resistor R and capacitor C etc are inserted, as shown in Figure 16, weconnect resistor and capacitor or other passive element 55 between metallization layer 54b which metallization layer 54a and semiconductor chip 56 which are connected to power supply line side metallization layer 51a is connected, space in order to connect this passive element 55 becomes necessary.

Because of that, it had become damage in order to increase the degree of integration.

## [0047]

On one hand, because with multilayer board of this embodiment, passive element material 60 which forms resistor and capacitor or other passive element is arranged in conductor bump 52a inside insulating property substrate 53 and between conductor bump 52b, as shown in Figure 17, semiconductor chip 56 justis connected to metallization layer 54b, can form power supply line side metallization layer 51a and metallization which inserts passive element between semiconductor chip 56.

Because of that, space in order to arrange passive element 55 in top of substrate becomes unnecessary, that much semiconductor package miniaturization ispossible, degree of integration can improve.

## [0048]

Furthermore, this invention is not something which is limited in content of above-mentioned embodiment.

## · [0049]

With for example above-mentioned embodiment as for passive element material it isarranged over between conductor bump of two which is adjacent, but conductor bump of three or more may contact passive element material of one.

In addition, with above-mentioned embodiment you explained multilayer board 7a which consists of metallization layer of so-called two layers where metallization layer 1a,5a was formed to both surfaces of insulating property substrate of one

板にも使用できることはいうまでもない。

#### [0050]

更に、本実施形態において、導体バンプを貫通させるのに使用する絶縁性基材としては、ガラスクロスやマット、有機合成繊維布やマット、或いは紙などの補強材で強化された合成樹脂系シートが挙げられる。

その厚さは 20~400 µm 程度が好ましい。

ここで、合成樹脂としては、例えばポリカーボネート樹脂、ポリスルホン樹脂、熱可塑性ポリイミド樹脂、ポリ4フッ化エチレン6フッ化プロピレン樹脂、ポリエーテルエーテルケトン樹脂などの熱可塑性樹脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂、メラミン樹脂などの熱硬化性樹脂、あるいはブタジエンゴム、ブチルゴム、天然ゴム、ネオプレンゴム、シリコーンゴムなどのコム類が挙げられる。

#### [0051]

そして、前記略円錐形の導体バンプの形成は、 導電性組成物で形成する場合、例えば比較的 厚いメタルマスクを用いた印刷法で、アスペクト 比の高い略円錐形の導体バンプ群を形成できる。

また、前記略円錐形の導体バンプ群の高さは、 一般的に、20~500μm程度が可能である。

## [0052]

本発明において、略円錐形の導体バンプ群を導電性金属で形成する手段としては、例えば、銅箔などの支持基体面の所定位置に、金もしくは銅のボールを押し付け、しかる後に引き離すことにより先端が尖った略円錐形の導体(素子)群を形成できる。

また予め、略円錐形の導体の形に対応する凹部を形成したプレートに溶融金属を注入し、略円錐形の導体パンプ群を形成することも可能である。

更に他の手段として、支持フィルム面上に感光性レジストを厚めに塗布し、支持フィルム側から露光することにより先端が尖った台形の凹部を持った窪み群を形成した後、前記支持フィルム

layer as example, but as for being ableto use for also multilayer board where this invention consists of metallization layer of the three layers or more it is not necessary to say.

## [0050]

Furthermore, you can list synthetic resin seat which is strengthened with glass cloth and mat, synthetic organic fiber cloth and mat, or paper or other reinforcement as insulating property substrate which is used in order to penetrate conductor bump in this embodiment.

thickness 20 - 400; mu m extent is desirable.

Here, for example polycarbonate resin, polysulfone resin, thermoplastic polyimide resin, poly tetrafluoroethylene hexafluoro propylene resin, you can list poly (ether ether ketone) resin or other thermoplastic resin, epoxy resin, bismaleimide triazine resin, polyimide resin, phenolic resin, polyester resin, melamine resin or other thermosetting resin, or butadiene rubber, butyl rubber, natural rubber, neoprene rubber, silicone rubber or other rubber as synthetic resin.

### [0051]

And, formation of conductor bump of aforementioned abbreviation conical shape, when it forms with electrical conductivity composition, with printing method which uses for example relatively thick metal mask, can form conductor bump group of abbreviation conical shape where aspect ratio is high.

In addition, as for height of conductor bump group of aforementionedabbreviation conical shape, generally, 20 - 500; mu m extent are possible.

### [0052]

Regarding to this invention, in specified position of for example copper foil or other support substrate aspect, you push the ball of gold or copper as motor which forms conductor bump group of abbreviation conical shape with electrically conductive metal, you can form conductor (element) group of abbreviation conical shape where tip becomes pointed byafter that detaching.

In addition also it is possible beforehand, to fill molten metal to the plate which formed recess which corresponds to shape of the conductor of abbreviation conical shape, to form conductor bump group of the abbreviation conical shape.

Furthermore to be a little thick coating fabric to do photosensitive resist on support film surface as other motor, after forming cavity group which had recess of trapezoid where tip becomes pointed by exposing from support film を除去し、この支持フィルム除去面に金属腹を 張り、銅、金、銀、半田などをメッキして所定位 置に微小な略円錐形の導体パンプ群を形成し てもよい。

### [0053]

また、本発明において、前記略円錐形の導体バンプ群を支持する基体としては、離形性のあるフィルムあるいは金属箔などが挙げられ、この支持基体は 1 枚のシートであってもよく、パターン化されたものでもよく、その形状は特に限定されない。

### [0054]

更に本発明において、前記略円錐形の導体バンプを合成樹脂系シートに貫通させる手段とて、例えば、略円錐形の導体バンプ群を形成した支持基体、及び合成樹脂系シートなどをロールから巻き戻しながら、加熱して樹脂分を柔勢、処質な耐熱性樹脂製、もしくはセラミック製の一ラと、合成樹脂側には加圧したとき弾性製のローラとの間を通過させることにより、略円銀形の導体バンプが貫通し、合成樹脂系シート表面に両端側が露出してなる多層板を連続的に製造することができる。

### [0055]

(第2の実施形態)以下、本発明の第2の実施形態について説明する。

なお、本実施形態以降の実施形態のうち、先行する実施形態と重複する部分については説明 を省略する。

## [0056]

図 18 は本実施形態に係るプリント配線基板の 製造方法のフローを示したフローチャートであ り、図 19~図 23 は同製造方法の各工程を模式 的に示した垂直断面図である。

## [0057]

本実施形態に係るプリント配線基板を製造するには、図 18 のステップ 1a~6a に従って多層板 7a を形成する。

このステップ 1a~6a は、上記第 1 の実施形態のステップ 1~6 と同じ内容であり、本実施形態のステップ 1b~2b は、受動素子部材 6 を形成する組

side, to remove aforementioned support film, in this support film removed surface the metal film tension, plating doing copper, gold, silver, solder, etc it is possible to specified position to form the conductor bump group of fine abbreviation conical shape.

### [0053]

In addition, regarding to this invention, you can list film or the metal foil etc which has mold release property as substrate which supports conductor bump group of aforementioned abbreviation conical shape, this support substrate is goodeven with seat of one layer, is possible to be something which patterning is done, shape especially is not limited.

### [0054]

Furthermore regarding to this invention, from roll rewinding, heating support substrate, and synthetic resin seat etc which formed conductor bump group of the for example abbreviation conical shape as motor which penetrates conductor bump of a forementioned abbreviation conical shape to synthetic resin seat, it makes the resin content soft, metallic, hard where for example dimension and deformation are little the roller of heat resistant resin make, or ceramic and, When pressurizing on synthetic resin side, in order to become deformed in the elastic roller, for example aforementioned, conductor bump of abbreviation conical shape penetrates by passing between roller of rubber, multilayer board which both end sides exposes in synthetic resin sheet surface and becomes can be produced in continuous.

## [0055]

You explain below (second embodiment), concerning second embodiment of this invention.

Furthermore, explanation is abbreviated among embodiment after the this embodiment, embodiment and overlap which precede concerning portion which is done.

## [0056]

As for Figure 18 with flowchart which shows flow of manufacturing method of printed circuit board which relates to this embodiment, Figure 19~Figure 23 is perpendicular cross section whichshows each step of same manufacturing method in schematic.

## [0057]

printed circuit board which relates to this embodiment is produced, following to the step 1a~6a of Figure 18, it forms multilayer board 7a.

As for this step 1a~6a, with same content as step 1~6 of the above-mentioned first embodiment, as for step 1b~2b of this embodiment, composition which forms passive element

成物を「第1の組成物1」と命名した以外は上記第1の実施形態のステップ1'~2'と同じである。

#### [0058]

ステップ 1a-6a 及びステップ 1b-2b を経て図 19 に示したような多層板 7a が得られたら、この多層板 7a の図中上面側に形成された配線層 5b と配線層 5c とにわたって、受動素子を形成する組成物 2 を例えば印刷技術を用いて塗布し(ステップ 7a)、図 20 に示したような受動素子部材 8(第 1 の受動素子部材)を形成する。

## [0059]

この第2の受動素子部材8は前記受動素子部材6と同じ性質の受動素子を形成するものであっても、異なる性質の受動素子を形成するものであってもよいが、同じ性質の受動素子は同一層上に形成することが製造工程上有利であるので、図20のように形成する層が異なる場合には異なる性質の受動素子を配設するのが好ましい。

例えば、受動素子部材6が抵抗Rを構成する抵抗性組成物を塗布したものであれば、受動素子部材8はコンデンサーCを構成する誘電性組成物を塗布したものにするのが好ましい。

## [0060]

図 20 のように第2の組成物を塗布したら、この第2の組成物を乾燥させて第2の受動素子部材8を形成して(ステップ8a)、積層体7bを得る。

### [0061]

一方、積層体 7b とは別個に導体板 11 を用意し、この導体板 11 上に導体パンプ群 12,12,…を形成し(ステップ 1c)、これにプリプレグ 13 を載置し(ステップ 2c)、プレスして(ステップ 3c)、図 21 のような積層体 14 を形成する。

### [0062]

次に先の積層体 7b と積層体 14 とを、図 21 に示したように導体パンプ群 12,12,…の先端側と第 2 の受動素子部材 8 とが対向する向きに載置し(ステップ 9a)する。

### [0063]

しかる後にこの状態で積層体 7b と積層体 14 とを例えばローラープレス間に通すことによりプレスして(ステップ 10a)、導体パンプ群 12,12,…の

material 6 "first composition 1" with other than designating, it is sameas step 1'~2' of above-mentioned first embodiment.

#### [0058]

Passing by step 1a~6a and step 1b~2b, when kind of multilayer board 7a which itshows in Figure 19 acquired, coating fabric it does composition 2 whichforms passive element over with metallization layer 5b and metallization layer 5c which were formed to in the diagram top side of this multilayer board 7a, making use of for example printing technology and (step 7a), it forms the passive element material 8 kind of (first passive element material) which is shown in Figure 20.

### [0059]

This second passive element material 8 as aforementioned passive element material 6 and beingsomething which forms passive element of same property it may be somethingwhich forms passive element of property which differs, but because forms passive element of same property on production step is profitable withrespect to same layer, Like Figure 20 when layer which is formed differs it is desirable to arrange passive element of property which differs.

It is something which if resistance composition where for example passive element material 6 forms the resistor R coating fabric is done, as for passive element material 8 it isdesirable to make that coating fabric does dielectric property composition which forms capacitor C.

### 100601

Like Figure 20 when second composition is done coating fabric, drying this second composition, forming second passive element material 8, (step 8a), you obtain stack body 7b.

## [0061]

On one hand, you prepare conductor sheet 11 separately with stack body 7b, conductor bump group 12 and 12... form on this conductor sheet 11 and (step 1c), you mount prepreg 13 inthis and (step 2c), press doing, (step 3c), you form stack body 14 like Figure 21.

## [0062]

As shown stack body 7b and stack body 14 ahead, next in Figure 21, conductor bump group12 and 12... it does to mount in direction where end side and second passive element material 8 oppose, (step 9a).

## [0063]

After that press doing by with this state passing through the stack body 7b and stack body 14 between for example roller press (step 10a), conductor bump group 12 and 12... the end

先端側を配線層 5a~5b に当接させる。

このとき、導体パンプ群 12,12,…の一部(導体パンプ 12aと 12b)は第2の受動素子部材8を貫通してから配線層5b,5cに当接する。

この第 2 の受動素子部材 8 を貫通することにより導体パンプ 12a と 12b とは受動素子部材 8 と接触して第 2 の受動素子を形成し、図 22 に示したような積層体 15 を形成する。

#### [0064]

次いでこの積層体 15 の図中上面の導体板 11 について例えばエッチング処理を施すことによりパターニングして(ステップ 11a)、配線層 11a を形成することにより図 23 に示したような多層板 16 が得られる。

#### [0065]

本実施形態では、種類の異なる二つの受動素子を異なる絶縁性基材の中に埋設しているので、更に集積度を向上させることができるという特有の効果が得られる。

## [0066] .... ... ... ....

また、本実施形態では異なる種類の受動素子部材を異なる絶縁性基材の層に形成しているので、同一層上に2種類の組成物を塗り分ける手間が掛からないので、追加される工数を最小限に抑えることができる。

## [0067]

(第3の実施形態)本実施形態では、第1の実施 形態で用いた積層体 4 と同じ積層体 4 を用い る。

### [0068]

図 24 は本実施形態に係るプリント配線基板の 製造方法のフローを示したフローチャートであ り、図 25~図 27 は同製造方法の各工程を模式 的に示した垂直断面図である。

### [0069]

本実施形態に係るプリント配線基板を製造する には、図 24 のステップ 1d~3d の工程を行なうこ とにより図 25 に示したような積層体 4 を得る。

この積層体 4 とは別個に別の導体板 21 を用意し、この導体板 21 の一方の面上の、導体バンプ 2a を突き当てる位置に第1の組成物を例えば印刷技術を用いて塗布する(ステップ 1e)。

side it contacts metallization layer 5a~5b.

After this time, conductor bump group 12 and 12... part (conductor bump 12a and 12 b) penetrating second passive element material 8, it contacts metallization layer 5b,5c.

conductor bump 12a and 12 b contacting with passive element material 8 by penetratingthis second passive element material 8, it forms second passive element, it forms kind of stack body 15 which is shown in Figure 22.

### [0064]

Next patterning doing by administering for example etching treatment, concerning conductor sheet 11 of in the diagram top of this stack body 15, kind of multilayer board 16 which it shows in the Figure 23 (step 11a), by forming metallization layer 11a is acquired.

## [0065]

Because with this embodiment, passive element of two where kind differs embedding is designated as in insulating property substrate which differs, furthermore the peculiar effect that is acquired degree of integration it can improve.

## [0066].

In addition, because with this embodiment passive element material of kind which differs is formed in layer of insulating property substrate which differs, to paint composition of 2 kinds with respect to same layer, because labor which is divided does not catch, fabrication steps which is added is held downto minimum, it is possible.

### [0067]

With (embodiment of third) this embodiment, same stack body 4 as stack body 4 which is used with the first embodiment is used.

## [0068]

As for Figure 24 with flowchart which shows flow of manufacturing method of printed circuit board which relates to this embodiment, Figure 25~Figure 27 is perpendicular cross section whichshows each step of same manufacturing method in schematic.

## [0069]

printed circuit board which relates to this embodiment is produced, kind of stack body 4 which is shown in Figure 25 by doing step of step 1d~3d of the Figure 24 is obtained.

Another conductor sheet 21 is prepared separately with this stack body 4, conductor bump 2a on the one surface of this conductor sheet 21 is pierced and first composition coating fabric is donein position which is applied making use of for example printing technology (step 1e).

またこのとき、導体パンプ 2b を突き当てる位置 に第2の組成物を塗布してもよい。

上記第 1 の組成物と第 2 の組成物とは同種類の受動素子を形成する組成物であってもよく、また異なる種類の受動素子を形成する組成物であってもよい。

#### [0070]

導体板 21 上に第 1 の組成物と希望する場合には第 2 の組成物とを塗布後乾燥して(ステップ2e)、図 25 に示したような受動素子部材 22 と受動素子部材 23 とを形成する。

#### [0071]

しかる後に導体板 21 と積層体 4 とを、図 25 に 示したように導体バンプ群 2a,2b,2,2,…の先端 側と受動素子部材 22,23 とが対向する向きに載置する(ステップ 4d)。

この状態で導体板 21 と積層体 4 とを例えばローラープレス間に通すことによりプレスすると(ステップ 5d)、導体バンプ 2a が受動素子部材 22 の図中下面側に当接し、導体バンプ 2b が受動素子部材 23 の図中下面側に当接すると同時に導体バンプ群 2,2,…の先端側が導体板 21 に当接して図 26 に示したような導体板 1 と導体 21 との間で層間接続が形成された積層体 24 が得られる。

### [0072]

こうして得られた積層体 24 の上下の導体板 1 及び 21 について例えばエッチング処理を施すことによりパターニングして(ステップ 6d)、それぞれ配線層 1a 及び配線層 21a を形成することにより図 27 に示したような多層板 25 が得られる。

## [0073]

本実施形態によれば、導体パンプ 2a や導体パンプ 2b と導体板 21 との間で基板の厚さ方向に受動素子を形成しているので、配線層 21a の図中水平方向の広がりが極めて小さい受動素子を基板内に形成することができる。

したがって、配線層 21a 上には更に各種半導体 素子を高密度で実装できるので、集積度を更に 向上させることができる、という特有の効果が得 られる。

[0074]

In addition this time, it pierces conductor bump 2b and coating fabric itis possible to position which is applied to do second composition.

Above-mentioned first composition and second composition it is good even with composition which forms passive element of same kind, it is good even with composition which forms passive element of kind which in addition differs.

#### [0070

When first composition you desire on conductor sheet 21, after coating fabric drying second composition, (step 2e), passive element kind of material it forms 22 which is shownin Figure 25 and passive element material 23.

### [0071]

After that as shown conductor sheet 21 and stack body 4, in Figure 25, it mountsin end side of conductor bump group 2 a,2b,2,2,... and direction where passive element material 22 and 23 opposes (step 4d).

When press it does by with this state passing through conductor sheet 21 and stack body 4 between for example roller press (step 5d), conductor bump 2a contacts in the diagram under side of passive element material 22, When conductor bump 2b contacts in the diagram under side of passive element material 23, conductor bump group 2and 2... end side contacting conductor sheet 21 simultaneously, stack body 24 where interlayer connection was formed between conductor sheet 1 and kind of conductor 21 which are shown in Figure 26 is acquired.

### [0072]

In this way, patterning doing by administering for example etching treatment, concerning conductor sheet 1 and 2 1 of top and bottom of stack body 24 which is acquired, kind of multilayer board 25 which it shows in Figure 27 (step 6d), with respective metallization layer 1a andforming metallization layer 21a is acquired.

## [0073]

According to this embodiment, because between conductor bump 2a and conductor bump 2b and conductor sheet 21 passive element is formed in thickness direction of substrate, passive element where spreading of in the diagram horizontal direction of metallization layer 21a quite is small can be formedinside substrate.

Therefore, because on metallization layer 21a furthermore various semiconductor element can be mounted with high density, peculiar effect that furthermore it can improve, is acquired degree of integration.

[0074]

なお、受動索子部材 22 と 23 とを同じ誘電性組成物又は抵抗性組成物を用いて形成してもよいことは言うまでもない。

### [0075]

(第4の実施形態)図28は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図29~図33は同製造方法の各工程を模式的に示した垂直断面図である。

### [0076]

本実施形態に係るプリント配線基板を製造するには、まず銅箔などの導体板 31 を用意し、この 導体板 31 の上に例えば印刷技術を用いて誘電 性組成物又は抵抗性組成物を塗布する(ステッ プ 1f)。

こうして誘電性組成物又は抵抗性組成物を塗布した導体板 31 を乾燥して(ステップ 2f)、図 29 に示したような受動素子部材 32,32 が形成された導体板 31A を得る。

#### [0077]

次に導体板31Aの受動素子32,32を形成した面上に例えば印刷技術を用いて例えば銀ペーストなどの導電性組成物からなる略円錐形の導体パンプ群33,33,…を形成して(ステップ3f)、図30に示したような導体板31Bを得る。

## [0078]

このとき、受動素子部材 32,32 の上面上に導体 バンプ 33a,33a が形成される。

### [0079]

こうして得た導体板 31B の導体バンプ群 33a,33a,33,33,…の上にプリプレグ 34 と更にその上に別の導体板 35 とを載置し(ステップ 4f)、この状態で導体板 31B、プリプレグ 34、及び導体板 35を例えばローラープレスの間に通すなどの方法によりプレスすると(ステップ 5f)、導体バンブ群 33a,33a,33,…がプリプレグ 34 を貫通し、導体バンプ群 33a,33a,33,…の先端側が 導体板 35 の下面側に当接して図 32 に示したような導体板 31 と導体板 35 との間が層間接続された積層体 36 が得られる。

## [0080]

こうして得た積層体 36 の上下各面の導体板

Furthermore, passive element material it is possible to form 22 and 23 makinguse of same dielectric property composition or resistance composition.

### [0075]

As for (embodiment of 4 th) Figure 28 with flowchart which shows flow of manufacturing method of printed circuit board which relates to this embodiment, Figure 29~Figure 33 is perpendicular cross section whichshows each step of same manufacturing method in schematic.

## [0076]

printed circuit board which relates to this embodiment is produced, copper foil or other conductor sheet 31 isprepared first, dielectric property composition or resistance composition coating fabric is done onthis conductor sheet 31 making use of for example printing technology, (step 1f).

In this way, drying conductor sheet 31 which dielectric property composition or resistance composition coating fabric is done, (step 2f), you obtain conductor sheet 31 A where passive element kind ofmaterial 32 which is shown in Figure 29 and 32 was formed.

## [0077]

conductor bump group 33 of abbreviation conical shape which consists of for example silver paste or other electrical conductivity composition making use of for example printing technology and 33... forming on surface which formed passive element 32,32 of conductor sheet 31 A next (step 3f), you obtain kind of conductor sheet 31 B which isshown in Figure 30.

### [0078]

This time, passive element material conductor bump 33a,33a is formed on top of 32 and 32.

## [0079]

In this way, when on conductor bump group 33 a,33a,33,33,... of conductor sheet 31 B which isacquired prepreg 34 furthermore it mounts another conductor sheet 35 on that and (step 4f), press it does with or other method which with this state passes through conductor sheet 31 B, prepreg 34, and conductor sheet 35 between for example roller press (step 5f), conductor bump group 33 a,33a,33,... penetrates prepreg 34, end side of conductor bump group 33 a,33a,33,33,... contacting under side of the conductor sheet 35, between of conductor sheet 31 and kind of conductor sheet 35 which are shown in Figure 32 is acquired stack body 36 which interlayer connection is done.

## [0080]

In this way, concerning conductor sheet 31,35 of top and

31,35 について例えばエッチング処理によりパターニングすると(ステップ 6f)、図 33 に示したような多層板 37 が形成される。

## [0081]

本実施形態では、受動素子部材 32 を導体バンプ33の底面側に配設しているので、導体バンプ33との接続が確実となる。

また、受動素子部材 32 の厚さが終始一定であるので、受動素子の能力を所期の値のものにすることが容易になるという特有の効果が得られる。

#### [0082]

また、本実施形態によれば、導体バンプ 33a と 導体板 31,33との間で基板の厚さ方向に受動索 子を形成しているので、配線層 31a,35a の図中 水平方向の広がりが極めて小さい受動素子を 基板内に形成することができる。

したがって、配線層 31a,35a 上には更に各種半導体素子を高密度で実装できるので、集積度を 更に向上させることができる、という効果が得られる。

#### [0083]

(第5の実施形態)図34は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図35~図38は同製造方法の各工程を模式的に示した垂直断面図である。

## [0084]

本実施形態に係るプリント配線基板を製造するには、まず銅箔などの導体板 41 を用意し、この導体板 41 の上に例えば印刷技術により誘電性組成物又は抵抗性組成物などの所期の受動素子を形成する組成物を用いて略円錐形のバンプ群 42,42,…を形成し(ステップ 1g)、次いでこれらバンプ群 42,42,…を乾燥して(ステップ 2g)、図35 に示したような導体板 41A を得る。

## [0085]

次に、図 36 に示したように導体板 41 のバンプ 群 42,42,…の上に絶縁性基材プリプレグ 43 と、 更にその上に別の導体板 44 とを載置する(ステップ 3g)。

### [0086]

bottom each aspect of the stack body 36 which is acquired when patterning it does with for example etching treatment (step 6f), thekind of multilayer board 37 which is shown in Figure 33 is formed.

## [0081]

Because with this embodiment, passive element material 32 is arranged in bottom surface side of conductor bump 33, connection with conductor bump 33 becomes secure.

In addition, because thickness of passive element material 32 is beginning andending and fixed, capacity of passive element is designated as those of anticipated value, peculiar effect that is acquired it becomeseasy.

#### [0082]

In addition, according to this embodiment, because between conductor bump 33a and the conductor sheet 31,33 passive element is formed in thickness direction of substrate, passive element where spreading of in the diagram horizontal direction of metallization layer 31 a,35a quite is small can be formedinside substrate.

Therefore, because on metallization layer 31 a,35a furthermore various semiconductor element can be mounted with high density, effect that furthermore it can improve, isacquired degree of integration.

#### [0083]

As for (embodiment of 5 th) Figure 34 with flowchart which shows flow of manufacturing method of printed circuit board which relates to this embodiment, Figure 35~Figure 38 is perpendicular cross section whichshows each step of same manufacturing method in schematic.

#### [0084

printed circuit board which relates to this embodiment is produced, you prepare the copper foil or other conductor sheet 41 first, bump group 42 of abbreviation conical shape and 42... youform on this conductor sheet 41 and making use of composition which forms dielectric property composition or resistance composition or other anticipated passive element with for example printing technology (step 1g), next these bump groups 42 and 42...drying, (step 2g), you obtain kind of conductor sheet 41A which is shown in Figure 35.

## [0085]

As next, shown in Figure 36, bump group 42 of conductor sheet 41 and 42... on insulating property substrate prepring 43 and, furthermore another conductor sheet 44 is mounted on that (step 3g).

## [0086]

しかる後にこの状態で導体板 41A、プリプレグ 43、及び導体板 44 を、例えばローラープレス間 を通すなどの方法によりプレスすると(ステップ 4g)、バンプ群 42,42,…が絶縁性基材プリプレグ 43に貫通すると同時にバンプ群 42,42,…の先端 側が導体板 44 に当接して図 37 に示したような前記導体板 41 と導体板 44 との間で層間接続が形成された積層体 45 が得られる。

### [0087]

こうして得られた積層体 45 の上下各面に配設された導体板 41,44 に例えばエッチング処理を施すなどの方法によりパターニングを行ない(ステップ 5g)、図 38 に示したような配線層 41a,44a がそれぞれ形成された多層板 46 が得られる。

#### [0088]

本実施形態では、バンプ自体を誘電性組成物 又は抵抗性組成物で構成しているので、多層板 完成後はバンプ自身がコンデンサーC や抵抗 R などの受動素子として機能する。

そのため、更に集積度を向上させることができる。

#### [0089]

上述した各実施形態に記載された基板内蔵抵抗(抵抗組成物の塗布・印刷により基板内に形成された抵抗)、基板内蔵コンデンサー(コンデンサー組成物の塗布・印刷により基板内に形成されたコンデンサー)はプリント配線基板上に形成される電気回路のいかなる抵抗、コンデンサーとしても使用可能であるが、特に電源端子、GND 端子接続部に形成された場合には、その基板に実装する半導体装置の設計変更によって端子位置が変更される可能性が低く、特に有効である。

## [0090]

また、これらの端子に接続される受動素子は特性変動の許容範囲が広いため、本発明の実施は特に有効である。

## [0091]

### 【発明の効果】

本発明によれば、導体バンプ貫通法による製造 工程の途中で誘電性組成物又は抵抗性組成物 を導体板の表面に塗布するので、貫通孔を穿 孔したり、その貫通孔内に誘電性組成物又は抵 After that when press it does conductor sheet 41A, prepreg 43, and conductor sheet 44, with the or other method which passes through between for example roller press with this state (step 4g), when bump group 42 and 42... penetrates to insulating property substrate prepreg 43, bump group 42 and 42... end side contacting conductor sheet 44 simultaneously, stack body 45 where interlayer connection was formed aforementioned conductor sheet 41 and kind of between the conductor sheet 44 are shown in Figure 37 is acquired.

## [0087]

In this way, patterning is done and with or other method which administers for example etching treatment to conductor sheet 41,44 which is arranged on top and bottom each aspect of stack body 45 which is acquired (step 5g), multilayer board 46 where kind of metallization layer 41a,44a which is shown in Figure 38 was respectively formed is acquired.

### [0088]

Because with this embodiment, bump itself is formed with dielectric property composition or the resistance composition, after multilayer board completion bump itself it functions as capacitor C and resistor Ror other passive element.

Because of that, furthermore degree of integration it can improve.

### [0089]

substrate built-in resistor which is stated in each embodiment which thedescription above is done (resistor which was formed inside substrate by coating fabric \* printingof resistor composition), substrate built-in capacitor (capacitor which was formed inside substrate by coating fabric \* printingof capacitor composition) is usable as whatever resistor, capacitor of electrical circuit which is formed on printed circuit board, but whenit was formed to especially power supply terminal. GND terminal terminal area, possibility where terminal position is modified with design change of semiconductor device which is mounted in substrate is low, especially effective.

## [0090]

In addition, as for passive element which is connected to these terminal because tolerance of characteristic variation is wide, execution of this invention especially is effective.

### [0091]

### [Effects of the Invention]

According to this invention, because with conductor bump penetration method in themiddle of production step dielectric property composition or resistance composition coating fabric isdesignated as surface of conductor sheet, perforation it does

抗性組成物を充填する手間が省ける。

その結果、導体パンプ貫通法の製造工程に比べ、僅かな工程を追加するだけで受動素子を多層板内に形成することができ、製造工程数の増加を最小限に抑えることができる。

## [0092]

また、本発明では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体パンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。

そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。

## 【図面の簡単な説明】

### 【図1】

第1の実施形態に係るプリント配線基板の製造 方法のフローを示したフローチャートである。

#### 【図2】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図3】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図4】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図5】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図6】

第1の実施形態に係るプリント配線基板の製造

through hole, the labor which is filled can exclude dielectric property composition or resistance composition inside the through hole.

As a result, just adds little step forms passive element inside the multilayer board in comparison with production step of conductor bump penetration method, to be possible, increase of number of production steps is held down to the minimum, it is possible.

## [0092]

In addition, with this invention, embedding to designate passive characteristic element material which consists of dielectric property composition or resistance composition as between conductor sheet and metallization layer which are laminated to insulating property substrate and this insulating property substrate, because passive element is formed between conductor bump, conductor sheet, or the metallization layer, predetermined passive element can be built in to internal of multilayer board.

Because of that, outermost layer surface of multilayer board is utilized widely to be possible, because many element and part ... can be mounted, degree of integration furthermore it can improve.

## [Brief Explanation of the Drawing(s)]

## [Figure 1]

It is a flowchart which shows flow of manufacturing method of printed circuit board which relates to first embodiment.

## [Figure 2]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

## [Figure 3]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

## [Figure 4]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

### [Figure 5]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

### [Figure 6]

It is a perpendicular cross section which shows production

工程を示した垂直断面図である。

### 【図7】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

#### 【図8】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

#### 【図9】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図10】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

#### 【図11】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

#### 【図12】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図13】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図14】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図15】

第1の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図16】

従来の多層板を用いた半導体パッケージの垂 直断面図である。

## 【図17】

step of printed circuit board which relates to the first embodiment.

#### [Figure 7]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

### [Figure 8]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

## [Figure 9]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

### [Figure 10]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

## [Figure 11]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

## [Figure 12]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

## [Figure 13]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

## [Figure 14]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

## [Figure 15]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the first embodiment.

### [Figure 16]

It is a perpendicular cross section of semiconductor package which uses conventional multilayer board.

## [Figure 17]

第 1 の実施形態に係る多層板を用いた半導体 パッケージの垂直断面図である。

## 【図18】

第2の実施形態に係るプリント配線基板の製造 方法のフローを示したフローチャートである。

## 【図19】

第2の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図20】

第2の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

#### 【図21】

第2の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図22】

第2の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

#### 【図23】

第2の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

### 【図24】

第 3 の実施形態に係るプリント配線基板製造方 法のフローを示したフローチャートである。

### 【図25】

第3の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

#### 【図26】

第3の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図27】

第3の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図28】

It is a perpendicular cross section of semiconductor package which uses multilayer board which relates to the first embodiment.

#### [Figure 18]

It is a flowchart which shows flow of manufacturing method of printed circuit board which relates to second embodiment.

#### [Figure 19]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the second embodiment.

### [Figure 20]

It is a perpendicular cross section which shows production step of printed circuit board which relates to the second embodiment.

## {Figure 21 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the second embodiment.

### {Figure 22 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the second embodiment.

## {Figure 23 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the second embodiment.

### {Figure 24 }

It is a flowchart which shows flow of printed circuit board manufacture method of relating to embodiment of third.

### {Figure 25 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of third.

## {Figure 26}

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of third.

### {Figure 27}

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of third.

## {Figure 28 }

第4の実施形態に係るプリント配線基板の製造 方法のフローを示したフローチャートである。

#### 【図29】

第4の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図30】

第4の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図31】

第4の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図32】

第4の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図33】

第4の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。

#### 【図34】

第5の実施形態に係るプリント配線基板の製造 方法のフローを示したフローチャートである。

#### 【図35】

第5の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図36】

第5の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

### 【図37】

第5の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図38】

第5の実施形態に係るプリント配線基板の製造 工程を示した垂直断面図である。

## 【図39】

It is a flowchart which shows flow of manufacturing method of printed circuit board which relates to embodiment of 4 th.

### {Figure 29 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 4 th.

## {Figure 30 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 4 th.

### {Figure 31}

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 4 th.

### {Figure 32 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 4 th.

### {Figure 33 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 4 th.

### {Figure 34 }

It is a flowchart which shows flow of manufacturing method of printed circuit board which relates to embodiment of 5 th.

### {Figure 35}

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 5 th.

## {Figure 36 }

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 5 th.


## {Figure 37}

It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 5 th.

### {Figure 38 }


It is a perpendicular cross section which shows production step of printed circuit board which relates to the embodiment of 5 th.

#### {Figure 39}




Page 37 Paterra Instant MT Machine Translation

[図9]




Page 38 Paterra Instant MT Machine Translation

[Figure 9]




Page 39 Paterra Instant MT Machine Translation


[Figure 15]




Page 40 Paterra Instant MT Machine Translation




Page 41 Paterra Instant MT Machine Translation




Page 42 Paterra Instant MT Machine Translation



Page 43 Paterra Instant MT Machine Translation



Page 44 Paterra Instant MT Machine Translation



Page 45 Paterra Instant MT Machine Translation

